找到 “等长误差” 相关内容 条
  • 全部
  • 默认排序

晶振需要包地处理,电源路劲可以在优化一下2.过孔不要上焊盘3.走线不要从电阻电容中间穿,容易造成短路4.usb差分对内等长误差5mil5.RS232升压电容管脚需要加粗6.TX和RX尽量不同层,如需同层建议间距5W7.此处可以直接打孔进行连

90天全能特训班17期AD-花生果汁-STM32

差分线不耦合,间距也不一致差分对内不等长误差应控制在+-5mil焊盘出线不规范不要从焊盘中间出线散热过孔应该做开窗处理晶振包地要包全上面部分也要包进去确认这些地方走线是否满足载流要求输出电容要按照先大后下的顺序排列输入端电容应靠近管脚放置c

736 0 1
五串BMS-2版公益评审

1.485需要走内差分2.差分对内等长误差5mil3.焊盘出现不规范,尽量从焊盘中心出线4.地分割间距要满足1mm,跨接器件旁边尽量多打地过孔5.电感所在层的内部需要挖空处理6.输出尽量铺铜处理,满足载流7.此处反馈线尽量打孔走底层8.走线

90天全能特训班15期 AD-彭子涵-达芬奇

1.485需要走内差分,此处需要优化一下2.模拟信号需要单根包地,走线加粗,并且模拟信号下面不要有其他信号的走线3.差分对对内等长误差5mil4.百兆网口需要添加100oh的 class5.网口除差分信号外,其他信号都需要加粗到20mil6

90天全能特训班16期AD-晴栀-达芬奇

未创建TX和RX的class,分别等长误差100mil2.时钟信号要进行连通并包地处理3.焊盘出现需要优化一下4.变压器所有层需要挖空处理5.差分对内等长误差5mil6.差分出线要尽量耦合7.没有添加差分对的class8.pcb上存在多处开

90天全能特训班18期AD-谭晴昇-百兆

跨接器件旁边尽量多打过孔,地分割间距尽量1mm,有器件的地方不满足可以忽略2.差分对内等长误差5mil3.差分走线需要优化一下4.晶振走内差分,需要包地处理5.走线没有连接到焊盘中心,存在开路6.未创建RX和TX class,误差范围100

90天全能特训班18期AD-谭晴昇-千兆

焊盘出现需要优化一下2.差分对内等长误差5mil3.其他没什么问题USB2.0注意差分走线要满足车分间距规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item

90天全能特训班18期AD-李侠鑫-USB

地网络在GND层欧通进行连接2.TX和RX要分别进行等长,误差100mil3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.差分出线要尽量耦合6.差分对内等长误差5mil7.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避

90天全能特训班18期-allegro-翁杰-百兆

差分对内不等长误差控制在5mil,差分也没有建差分对电源走线未完成,也没有整版铺铜焊盘出线不规范差分在这里没有换层为什么要打过孔这里差分应该这么走这里差分等长不要超过2倍间距,间距也要大于等于3w这里rx,tx的等长需要建等长组,rx的信号

714 0 0
觅一惘百兆网口PCB模块设计作业评审

1.变压器下方需要在所有层单独放置铺铜挖空,例如顶层放一个底层再放一个铺铜挖空。2.电源电容的输入输出都需要加粗载流。3.顶底层需要整版铺地铜处理4.TX等长组需要建立xSignals,前后段合并一起等长5.差分对内等长误差要控制在5mil

90天全能特训班18期-AD李侠鑫-第四次作业-百兆网口的PCB设计 -作业评审