扫码关注
- 全部
- 默认排序
LOIN端口在LOCM上提供50Ω的负载阻抗和共模去耦。同样，普通级陶瓷电容器提供足够的信号耦合和LO接口的旁路。LO信号必须具有足够的相位噪声特性和较低的二次谐波含量，以防止AD8342的噪声系数性能下降。相位噪声较差的LO会导致互易混频
随着运算放大器（运放）性能持续提升，PCB布局设计需同步优化以释放硬件潜力。不当布局可能导致噪声、振荡、带宽下降等问题，本文提炼关键设计原则，助工程师应对高性能运放挑战。一、电源去耦：高频噪声的“防火墙”电容配置每个运放电源引脚（V+/V-
电源接口是电子设备与外部电网的连接点，也是电磁干扰（EMI）的主要传导路径。若滤波设计不当，设备可能因辐射超标无法通过认证，甚至干扰其他设备。共模电感、X电容和Y电容的组合是电源滤波的核心方案，但如何合理配对？一、电源接口的EMC问题本质电
电源接口的EMC滤波设计是“细节决定成败”的典型场景。共模电感、X电容和Y电容的组合需根据噪声类型、功率等级和安全标准精准配对，避免“一刀切”或“过度设计”。1、Y电容漏电流超标：问题：Y电容容量过大或耐压不足，导致漏电流超过安全标准。解决
LOIN端口在LOCM上提供50Ω的负载阻抗和共模去耦。同样，普通级陶瓷电容器提供足够的信号耦合和LO接口的旁路。LO信号必须具有足够的相位噪声特性和较低的二次谐波含量，以防止AD8342的噪声系数性能下降。相位噪声较差的LO会导致互易混频
说实话，每次看到有工程师在BOM表上随手写个"10uF电容"、"100R电阻"就完事，我这心里就一紧。电路原理图设计得再漂亮，选型不对一切白搭。我自己刚入行那会儿，光是电容选型就踩过不下五个坑——有的是耐压不够炸了，有的是ESR太高电源纹波
EMI 过不了，板子就得重画。做过高速设计的人应该都遇到过：原理图没问题，功能也正常，但一过 EMC 测试就跪了。辐射发射超标，传导发射超标，怎么改都降不下来。这时候很多人开始各种"补救"：加磁珠、加电容、包铜箔、改外壳……有时候能过，有时
MOSFET作为电力电子领域的核心器件，其寄生电容对开关性能有决定性影响。本文聚焦输入电容、输出电容和反向传输电容的计算方法，为工程师提供实用参考。1、基础电容定义MOSFET的三个核心电容由栅极(G)、漏极(D)、源极(S)两两组合定义：
在开关电源设计中，输出纹波超标常被归因于电容选型或布局问题，但反馈电阻走线不当同样会引发纹波恶化，这一细节常被工程师忽视。1、反馈环路的关键作用电源模块通过反馈电阻（R1/R2）分压采样输出电压，与基准电压比较后调整占空比。若反馈路径引入额
在高速数字电路中，地弹噪声是导致信号完整性问题的主要元凶之一。当芯片输出状态切换时，地引脚与PCB地之间产生的瞬态电压差可达数百毫伏，引发逻辑误判甚至物理损伤。1、地弹噪声治理思路去耦电容黄金组合采用电解电容（10-100μF）处理低频噪声
