找到 “摆放” 相关内容 条
  • 全部
  • 默认排序

差分走线要耦合出线2.差分对内等长凸起高度不能超过线距的两倍3.器件摆放干涉,后期自己调整一下放底层4.器件摆放太近5.滤波电容尽量保证一个管脚一个,原理图不够可以自己添加6.过孔不要上焊盘7.差分出线要尽量耦合以上评审报告来源于凡亿教育9

90天全能特训班19期 allegro - Faker-2DDR

优先主干道的器件摆放,其他的配置电阻电容可以靠上放置,中间留出主干道空间:此处的电源跟地的走线完全满足不了载流:自己铺铜处理或者加粗走线。走线不要从器件内部穿过:主干道的铜皮不要太细了,尽量都均匀点:电感内部当前层挖空处理:以上评审报告来源

全能19期-Allegro-茉宣DCDC2

电源输出打孔要打在电容后面2.反馈信号要走10mil3.等长存在误差报错4.差分走要满足差分间距要求,等长原则是哪里不耦合,就在哪里进行等长5.VREF线宽最少要加粗到15mil以上6.注意器件摆放不要干涉以上评审报告来源于凡亿教育90天高

90天全能特训班19期AD -朱腾-2DDR

电感所在层的内部需要挖空处理2.此处会出现载流瓶颈,后期自己把铜皮加宽3.贴片器件换层需要打孔尽量连接,这样是存在开路的4.反馈要从滤波电容后面取样,走10mil的线,后期可以自己调整一下布局5.电源需要在底层铺铜进行连接6.器件摆放注意不

90天全能特训班19期 allegro - 茉宣-PMU

时钟信号等长不符合要求2.器件摆放注意间距,一般建议1.5mm3.器件摆放注意干涉4.此处等长需要优化一下其他没什么问题以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https:

90天全能特训班19期AD -lr-2SDRAM

存在开路2.此处走线可以在进行一下优化3.器件摆放尽量中心对齐处理4.一层连接可以不用打孔5.差分需要进行对内等长,误差5mil6.ESD器件尽量靠近管脚摆放7.后期自己把电源和地再平面层处理一下,添加上网络以上评审报告来源于凡亿教育90天

90天全能特训班19期AD -Tbabhs-USB

电感所在层的内部需要挖空处理2.反馈器件靠近管脚放置,从输出滤波电容后面取样,走一根10mil的线即可,不用进行铺铜3.此处电源不满足载流,滤波电容尽量靠近管脚摆放,可以放bottom层4.电源需要再底层铺铜进行连接,走线太细,不满足载流5

90天全能特训班19期allegro -谢程鑫-PMU

电感所在层需要挖空处理2.差分对内等长凸起高度不鞥超过线距的两倍3.器件摆放靠近管脚,尽量短4.电源输出打孔要打在最后一个滤波电容的后面5.除了散热过孔,其他的都需要盖油处理6.器件摆放注意不要干涉7.差分出线要注意耦合以上评审报告来源于凡

90天全能特训班19期AD -张冰-2DDR

网口信号除差分外,其他的都需要加粗到20mil2.差分走线可以在优化一下3.晶振需要走内差分,并且包地处理4.走线尽量钝角,不要有尖角5.差分对内等长存在误差报错6.走线尽量不要从小器件中间穿,后期容易造成短路7.注意器件摆放不要干涉8.顶

90天全能特训班19期allegro -谢程鑫-千兆网口

差分对内等长凸起高度不能超过线距的两倍2.地网络尽量在地平面层铺铜进行处理3.TX和RX需要创建等长组进行等长4.注意器件摆放不要干涉5.注意电源要尽量满足载流,线宽保持一致以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解P

90天全能特训班19期allegro -谢程鑫-百兆网口