找到 “开路” 相关内容 条
  • 全部
  • 默认排序

器件靠近管脚放置,反馈线宽尽量一致 ,10mil即可2.电感所在层的内部需要挖空处理3.注意过孔不要离焊盘太近4.相同网络的走线,焊盘和铜皮没有连接在一起,后期自己更改一下铜皮属性5.存在开路6.打孔尽量对齐7.反馈需要走10mil以上以上

90天全能特训班18期AD -楠窗 -PMU

电感所在层的内部需要挖空处理2.铺铜尽量包裹住焊盘,这样容易造成开路3.过孔不要上焊盘4.电感下面尽量不要放在器件,可以放在芯片下面5.此处需要加粗处理6.反馈需要走一根10mil的线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

90天全能特训班18期AD-郑海锋-PMU

存在多出开路2.走线需要优化一下,尽量钝角3.此处铜皮出现载流瓶颈,后期自己把铜皮加宽一些4.存在多余的走线5.和孔需要优化一下,可以直接打孔,T点的臂可以不用满足3W6.注意过孔不要上焊盘以上评审报告来源于凡亿教育90天高速PCB特训班作

90天全能特训班17期AD-花生果汁-2DDR

滤波电容放置尽量靠近管脚放置2.挖空后需要右键重新铺铜才有作用3.此处不满足载流4.电感下面尽量不要放置器件5.走线未连接到焊盘,存在开路6.铺铜尽量把焊盘包裹起来7.走线需要优化一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

90天全能特训班18期 AD-谭晴昇-PMU

跨接器件旁边尽量多打过孔,地分割间距尽量1mm,有器件的地方不满足可以忽略2.差分对内等长误差5mil3.差分走线需要优化一下4.晶振走内差分,需要包地处理5.走线没有连接到焊盘中心,存在开路6.未创建RX和TX class,误差范围100

90天全能特训班18期AD-谭晴昇-千兆

注意等长线之间需要满足3W2.锯齿状等长不难过超过县局的两倍3.线宽尽量保持一致4.此处不满足载流5.pcb上存在多处开路6.跨接期间旁边尽量多打过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链

90天全能特训班18期pads-江恒-百兆

1,焊盘有开路。2.pcb存在drc4.多处孤岛铜皮和尖岬铜皮4.走线保持3w间距4.走线避免锐角5.差分换层旁边要打地过孔6.晶振布线错误,晶振的一对线要走成类差分的形式,并整体包地处理, 线尽量短如下图8.同层连接不需要打孔9.时钟线要

90天全能特训班18期AD+楠窗 千兆网口模块作业-作业评审

1.存在开路,孤岛铜皮没有连接出去。2.芯片中间过孔没有连接出去导致天线报错。3.多处孤岛铜皮和尖岬铜皮。4.电容地网络要和电源一样加宽载流。5.差分焊盘出线尽量耦合6.差分走线不耦合7.时钟信号走线要包地处理8.走线尽量短9.TX、RX没

90天全能特训班18期-AD+楠窗 百兆网口模块作业-作业评审

座子需要靠近板框放置2.滤波电容放置要保持先大后小原则3.反馈线需要走一根10mil的线4.打孔要打在滤波电容的前面5.电源主干道需要再底层铺铜进行连接,不要有开路6.走线尽量不要有锐角7.电感下面尽量不要走线,反馈尽量远离电感,电感所在层

90天全能特训班18期-allegro-晚风轻拂-DCDC

差分出线可以在尽显一下优化2.差分走线要尽量耦合3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.存在开路后期自己在地平面层铺一下整版铜,把地尽量连接6.线宽尽量保持一致7.USB差分对内等长误差5mil以上评审报告来源于凡

90天全能特训班17期-allegro-向-USB3.0