扫码关注
- 全部
- 默认排序
差分线可以在优化一下2.晶振走内差分，且包地处理，并在地线上打过孔3.注意等长线之间需要满足3W4.网口除差分信号外，其他的都需要加粗到20mil5.存在一处开路报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训
注意绕蛇形不要有直角2.差分线等长凸起高度不能超过线距的两倍3.存在多余的走线4.过孔不要上焊盘5.VREF的电源信号走线最少要加粗到15mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
单端S参数转差分S参数
在射频领域，一般都是单端器件，走单端线;在数字硬件，走速率高的线，一般都是差分线。而且那些高速串口信号传输速率越来越高，10GSPS已经变得很寻常。而当你布线的时候，可能不得不打个过孔，从TOP面穿到BOTTOM面;可能还需要差分线尺寸，以能进入FPGA区域;又或者你需要把线走成弯弯曲曲的，以满足等
1.差分布线长距离不耦合，应尽量耦合2.差分线包地不完整，应该尽量包到焊盘旁边，包地线间距不要太远3.过孔之间、过孔和焊盘要保持间距，不能太近，过孔不能上焊盘以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可
晶振布局布线错误，应包地打孔走类差分形式变压器出差分线外所有线加粗到20mil以上差分走线不耦合变压器下方所有层挖空铺铜器件布局太近丝印干涉走线不要锐角布线不能从同层器件下方穿过布线尽量短不要绕线布线保持3w间距要求以上评审报告来源于凡亿教
差分线对内等长凸起高度不能超过线距的两倍2.差分对内绕等长绕一边即可3.走线需要优化一下，尽量不要走任意角度4.差分出线需要优化一下5.存在开路6.地网络尽量就近打孔连接到地平面走线尽量不要超过器件外框丝印，走线离焊盘太近，后期容易短路差分
这对信号也是差分对，要差分布线器件尽量靠近管脚放置，要在电容旁边打孔器件中心对齐，相邻器件尽量朝一个方向放置差分对内等长错误差分尽量靠近引起不等长端进行绕线差分包地有空间尽量包完整走线尽量不要绕线，差分线两根尽量一样长不同网络走线用同一个过
差分线对内等长凸起高度不能超过线距的两倍2.存在开路3.注意差分需要进行对内等长，误差5mil4.注意等长尽量不要直角，建议钝角，后期自己优化一下5.后期自己在地平面和电源平面指定网络进行连接6.差分需要按照阻抗线距走，后期自己注意一下以上
差分线对内等长凸起高度不能超过线距的两倍2.等长线之间尽量要满足3W规则，后期自己调整一下走线间距3.电源走线路径要尽量短，后期自己优化一下走线路径4.左右声道尽量单根包地5.差分走线要尽量耦合出线，后期自己调整一下地过孔6.注意天线部分挖
ddr之间ddr和芯片距离太远，ddr到芯片推荐600-800mil器件摆放太近丝印干涉，滤波电容推荐摆放到ddr背面靠近焊盘放置 过孔上焊盘，小器件焊盘尽量不要打孔到焊盘上差分线是主要时钟信号，尽量缩短走线电容靠近ddr中间放置差分线等长
