- 全部
- 默认排序
Access violation at address 29ECAFCA in module 'ADVPCB.DLL'. Read of address 01DBB011 at 29ECAFCA. 画差分线出现这个问题怎么办,百度上的方法不好用
大家好,一直搞不明白,设计差分信号和等长信号的线的时候,是需要在原理图就设置好,还是直接就在PCB设计的时候再设置呢?
各位,请问一下在allegro PCB Designer差分对相位是什么意思,在规则管理器里起什么作用的?
Access violation at address 29ECAFCA in module 'ADVPCB.DLL'. Read of address 01DBB011 at 29ECAFCA. 画差分线出现这个问题怎么办,百度上的方法不好用
大家好,一直搞不明白,设计差分信号和等长信号的线的时候,是需要在原理图就设置好,还是直接就在PCB设计的时候再设置呢?
各位,请问一下在allegro PCB Designer差分对相位是什么意思,在规则管理器里起什么作用的?