找到 “对齐” 相关内容 条
  • 全部
  • 默认排序

注意器件摆放不要干涉,贴片器件尽量离座子1.5mm2.走线需要优化一下3.差分走线不满足间距要求4.打孔要打在ESD器件前面5.器件摆放尽量中心对齐处理,更美观6.差分锯齿状等长不能超过线距的两倍7.注意差分出线要尽量耦合8.USB差分对内

90天全能特训班20期 AD-彭红-USB

器件尽量整体中心对齐:等长线的gap大于等于3W:地址数据等长误差没什么问题 ,都在误差范围内:其他的基本没什么问题,完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:

全能20期-(谢程鑫)-第5次作业-一片SDRAM模块的PCB设计

注意下器件整体对齐:器件位号不要覆盖再焊盘上,设计完成之后都是需要调整器件丝印:晶振需要就近靠近IC对应管脚放置:走线注意规范,不要从电容内部走线,更换下路径:建议看下此处VBAT 20MIL是否满足载流:上述一致问题,从电阻内部走线:以上

Allegro-全能20期-肖平铮--第七次作业--两层STM32最小系统PCB设计

器件布局的时候尽量注意下对齐:上述一致原因,尽量整体中心对齐:差分信号打孔换层两侧都要打上地过孔:还存在飞线:建议每组差分信号包地处理:注意过孔的间距保持,避免把内层平面割裂:注意差分对内等长的GAP长度规范:差分对内等长误差为5MIL:以

Allegro-全能20期-行人-Allegro第4次作业usb3.0模块作业

1.变压器下方不能走线,需要所有层挖空铺铜处理2.多余线头、多余打孔造成天线报错3.布局不合理,布局不美观,相邻器件尽量对齐,尽量减短布线美化布线。4.整版电源线宽15mil,按照推荐值20mil过一安电流,主电源载流不足一安,需要加宽载流

90天全能特训班20期-AD-杨正灿百兆模块作业

1.外壳地到GND分割要2mm以上距离2.跨接电容这边外壳地附近要和gnd打一样多的过孔3.多处孤岛铜皮和尖岬铜皮4.走线不完全连接,走线要连接到焊盘中间出线5.过孔上焊盘,过孔尽量和附近过孔对齐,走线要从焊盘中心出线6.tx、rx等长组缺

90天全能特训班20期-AD-杨正灿千兆模块作业

芯片中心这里需要打过孔用于和底层地铜皮连接和散热这里走线不规范还有线头不要从焊盘侧面出线器件对齐一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.tao

473 0 0
PCB Layout 2023-11-27 15:47:08
AD-第一次作业-DCDC模块的PCB设计作业评审

注意电源输出部分的器件整体按照中心对齐放置:器件布局注意整体的中心对齐性,调整下:此处焊盘扇孔走到其他焊盘上了:此处地直接铺铜连接上,同网络的焊盘不能直接从中间拉出连接:信号走线宽度不要随意改变:焊盘出线注意不能直接从中心拉出,要从焊盘左右

PADS-全能21期-康斯坦丁-第一次作业-dc模块的pcb设计

此处电源信号连接15MIL满足不了载流大小,可以直接铺铜连接:输出主干道的器件注意整体中心对齐,都没有调整:配置电阻电容根本没有 注意器件整体对齐性:并且调整下布局,DCDC电源布局要么是一字型,要么L型,不然布线都不方便:电源主干道的铜皮

Allegro-全能21期-PCB DC-CD模块设计

电源主干道的器件注意整体中心对齐:此处输入电源主干道器件完全没有中心对齐放置:铺铜不要直角,尽量都钝角,优化下,类型情况的都自己检查修改下,不一一截图出来:电感当前层内部需要挖空处理:反馈信号没有连接上,连接到最后输出电源处:铜皮没有赋予网

AD-全能21期-杨文越-第一次作业 DCDC模块PCB设计-20期成员