找到 “包地” 相关内容 条
  • 全部
  • 默认排序

晶振需要包地处理,并且晶振下面不要走线2.走线不要从小器件中间穿,后期容易造成短路3.封装焊盘移位,后期不能进行焊接器件,后期自己检查一下4.RS232的升压电容走线需要加粗5.USB需要控90欧姆的阻抗,对内等长误差5mil,后期自己处理

90天全能特训班19期 AD -蔡春涛-STM32

走线尽量从焊盘中心出线,避免造成开路2.差分出线要尽量耦合3.注意布局需要满足原理图规范4.注意确认此处是否满足载流5.电容尽量一个管脚一个,靠近摆放6.走线尽量不要从小器件中心穿,后期容易造成短路7.晶振尽量包地处理8.存在多处开路过孔不

90天全能特训班20期 AD-小脚冰凉-控制板

usb2.0差分对内等长不规范地过孔注意靠近焊盘包地孔包过来些以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?sp

90天全能特训班20期-AD孔傲涵-第四次作业-USB2.0模块设计

1.差分布线长距离不耦合,应尽量耦合2.差分线包地不完整,应该尽量包到焊盘旁边,包地线间距不要太远3.过孔之间、过孔和焊盘要保持间距,不能太近,过孔不能上焊盘以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可

90天全能特训班20期-AD-周雅雯-usb模块

VGA模拟信号要一字型布局,走线加粗处理2.晶振需要走内差分,走线要尽量短,晶振尽量顶层走线,包地要包完整3.差分对内等长不能超过线距的两倍,包地要在地线上打孔4.跨接器件旁边需要多打地过孔,器件摆放可以在优化一下5.反馈需要从最后一个电容

90天全能特训班19期 AD -朱腾-达芬奇

这个时钟信号要包地处理rx和tx之间最好画根gnd间隔开来多余的线头清理一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item

612 0 0
PCB Layout 2023-09-25 17:13:25
肖平铮-第三次作业-RJ45百兆网口模块PCB设计

变压器旁边除了差分都要20mil以上晶振靠近管脚包地走类差分处理时钟和rxtx和百兆问题是一样的以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taoba

607 0 0
PCB Layout 2023-09-25 17:19:53
肖平铮-第三次作业-RJ45千兆网口模块PCB设计作业评审

差分对内不等长,误差控制在+-5milrx和tx也没有做等长处理变压器旁边的线处理差分都要大于20milrxtx之间要用根gnd间隔开来时钟要包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链

582 1 0
PCB Layout 2023-09-25 17:26:24
huzhenwen-allegro 第三次作业RJ45_100作业评审

1.差分不耦合,没有差分效果,出焊盘尽快耦合2.差分对内等长不规范,应按照等长规范手动绕线3.差分换层,在过孔旁边打两个回流地过孔,此处rx、tx中间应用地走线打孔隔开4.差分对内等长误差要求控制在5mil范围内5.时钟线包地中间不要插入一

90天全能特训班20期-AD段太山-百M网口第四次作业

时钟信号需要包地处理差分等长误差控制在+-5milrx和tx都需要等长处理需要建立等长组

662 0 0
PCB Layout 2023-09-28 14:45:20
史珊-第三次作业-百兆网口模块的pcb设计