找到 “出线” 相关内容 条
  • 全部
  • 默认排序

相同网络的铜皮和走线没有连接在一起,后期自己调整一下铜皮属性重新铺铜2.走线未从焊盘中心出线,存在开路3.存在短路4.贴片器件焊盘需要放置top层,后期自己重新处理一下5.电感所在层的内部需要挖空处理6.pcb上存在多处DRC,后期自己更改

90天全能特训班17期 AD -等时光嘉许 -DCDC

焊盘出线需要优化一下,尽量从焊盘中心出线,自己调整一下2.此处走线需要优化一下3.电容尽量靠近管脚放置,地网络就近打孔4.此处一层连通,无需打孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫

90天全能特训班18期AD-李阳-HDMI

差分线不耦合,间距也不一致差分对内不等长误差应控制在+-5mil焊盘出线不规范不要从焊盘中间出线散热过孔应该做开窗处理晶振包地要包全上面部分也要包进去确认这些地方走线是否满足载流要求输出电容要按照先大后下的顺序排列输入端电容应靠近管脚放置c

789 0 1
五串BMS-2版公益评审

1.485需要走内差分2.差分对内等长误差5mil3.焊盘出现不规范,尽量从焊盘中心出线4.地分割间距要满足1mm,跨接器件旁边尽量多打地过孔5.电感所在层的内部需要挖空处理6.输出尽量铺铜处理,满足载流7.此处反馈线尽量打孔走底层8.走线

90天全能特训班15期 AD-彭子涵-达芬奇

分割地尽量满足1mm,有器件的地方不满足可以忽略2.跨接器件旁边尽量多打地过孔3.差分线需要优化一下,尽量从焊盘拉出在走差分差分出线方式都需要再尽量优化一下4.晶振需要包地处理,晶振下面不要走线,不要放置器件5.焊盘出现不规范,焊盘中心出线

90天全能特训班18期AD -李阳 -千兆网口

未创建TX和RX的class,分别等长误差100mil2.时钟信号要进行连通并包地处理3.焊盘出现需要优化一下4.变压器所有层需要挖空处理5.差分对内等长误差5mil6.差分出线要尽量耦合7.没有添加差分对的class8.pcb上存在多处开

90天全能特训班18期AD-谭晴昇-百兆

锯齿状等长不能超过线距的两倍2.差分出线需要优化一下3.滤波电容放置有问题,有网络没有导入成功4.这几个应该是一个网络,滤波电容靠近对应的管脚放置5.器件摆放不要挡住一脚标识6.TX和RX要添加等长组分别进行等长,误差100mil7.存在s

90天全能特训班18期pads-江恒-千兆

地网络在GND层欧通进行连接2.TX和RX要分别进行等长,误差100mil3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.差分出线要尽量耦合6.差分对内等长误差5mil7.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避

90天全能特训班18期-allegro-翁杰-百兆

差分对内不等长误差控制在5mil,差分也没有建差分对电源走线未完成,也没有整版铺铜焊盘出线不规范差分在这里没有换层为什么要打过孔这里差分应该这么走这里差分等长不要超过2倍间距,间距也要大于等于3w这里rx,tx的等长需要建等长组,rx的信号

788 0 0
觅一惘百兆网口PCB模块设计作业评审

1.存在开路,孤岛铜皮没有连接出去。2.芯片中间过孔没有连接出去导致天线报错。3.多处孤岛铜皮和尖岬铜皮。4.电容地网络要和电源一样加宽载流。5.差分焊盘出线尽量耦合6.差分走线不耦合7.时钟信号走线要包地处理8.走线尽量短9.TX、RX没

90天全能特训班18期-AD+楠窗 百兆网口模块作业-作业评审