找到 “全能20期” 相关内容 条
  • 全部
  • 默认排序

器件位号丝印后期设计完成需要调整,不要重叠:注意板上过孔是否盖油,不要开窗:注意看下工程里面原理图是空的:铺铜注意按照左边钝角绘制,不要直角:可以优化。类似的情况自己优化下。注意晶振底部不要走线:建议是PCB板框放在机械层:器件位号都放到器

AD-全能20期-AD-二十好几的第七次作业(STM32)

差分建议包地 已经打了地过孔直接拉线包上就行了:回流地过孔打在差分打孔换层的两侧:注意此处的扇孔,不要吧内层平面割裂了:差分等长GAP需要大于等于3W:注意差分等长误差:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB

Allegro-全能20期-史珊-第四次作业-USB,Type C模块pcb设计

设计完之后注意需要整体调整器件位号,不要覆盖在器件上,整齐的排列在器件旁边:这种没处理的自己后期都处理下。过孔建议是盖油处理,不要开窗:此处的20MIL是否满足载流:整板铺的GND铜皮,但是GND网络并未连接上:需要设置铜皮连接属性之后再去

AD-全能20期-AD-思乐-STM32

此处电源输出网络都没有连接:配置电阻电容都放置紧凑一点,并且整齐一点:电容是要按照电流方向进行先大后小的顺序放置,布局有问题:并且输入跟输出的GND没有做单点接地:焊盘走线不能直接从中间拉出:还有 电源的反馈信号没有连接:走线不能直角:还有

PADS-全能20期-贺凯-第一次作业 DCDC模块的PCB设计

电源信号建议铺铜处理:注意电源模块的布局。输入输出都是铺铜处理:电感底部不要走线:上述一致原因:建议看下自己的电源模块设计需要优化。晶振前面的滤波电容位置是否反了 走线是要π型滤波 gnd管脚放置外部来将晶振进行包地处理:上述一致问题:等长

Allegro-全能20期-肖平铮-第八次作业-四层达芬奇板PCB设计

整板过孔除了IC散热焊盘其他的都盖油处理:电感底部不要放置器件以及走线:电阻电容可以塞到IC的底部进行布局,自己调整下。注意板上的铜皮不要出现这种直角,尽量都钝角铺铜,其他如果存在类似情况自己都修改下:焊盘内走线的宽度最多与焊盘同宽,拉出焊

AD-全能20期-AD王志武 第三次作业PMU模块的PCB设计

DDR3 2片:电感内部挖空处理。注意电源铺铜不要出现这种瓶颈处:等长线注意要保证3W间距,去调整出来:数据线需要满足等长误差,还存在报错:数据线也要满足3W间距自己注意走线跟过孔的间距规则:分割带尽量大于20MIL:以上评审报告来源于凡亿

AD-全能特训班21期-AD-xiaohao-第六次作业-DDR3模块

DD3 四片:注意不要出现这种锐角走线:负片层并未赋予网络:注意设计完了之后检查下走线的连接性:并未保证3W间距原则:差分对内等长注意规范:差分对内等长误差为5MIL:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特

AD-全能20期-AD-xiaohao-第六次作业-DDR3模块

晶振底部不要走线:电源反馈信号8-12mil即可:直接可以顶层连接,无需在扇孔:上述一致原因:可以直接连接地线打孔包地:电路地与机壳地至少满足2MM间距:等长线满足3W原则:还存在等长报错:还存在两处开路报错:以上评审报告来源于凡亿教育90

AD-全能20期-AD-4层开发板

走线拉出焊盘之后再去加粗:差分走线需要保持耦合,重新连接下:差分对内等长注意规范:保持耦合走线,差分下面 的走线明显比上面的宽,自己重新绘制下:差分队跟队之间也要满足10MI的误差:差分对内等长误差为5MIL:以上评审报告来源于凡亿教育90

AD-全能20期-AD杨文越-HDMI-第五次作业