- 全部
- 默认排序
页间连接符号用于在相同页面或不同的页面之间进行元件的连接。当生成网表文件时,PADS logic自动将相同页间连接符号的网络连在一起。熟悉使用logic软件会发现画原理图效率其实也是很高的,视频当中介绍了怎样批量快速添加页间连接符的方法。
在logic原理图中对元件已经分配好了封装,但后面要对封装进行更换,要怎样去进行这个操作,视频当中讲解了两种更改PCB封装的方法,和更改后不行的解决办法。
NO ERC检查点就是忽略ERC检查点,是指这个点附加的元件的管脚在进行ERC的时候,如果出现错误或者警告将被忽略过去,不影响网络报表的生成。
前面通过对AD系统参数设置的讲解,对AD的基本操作环境有了一定的了解,下面来概述一下电子设计的流程。AD电子设计的流程包含项目立项——元件建库——原理图设计——PCB建库——PCB设计——生产文件输出——PCB文件加工。
BOM表即物料清单,当原理图设计完成后,就可以开始整理物料清单准备采购元件了。如何将设计好用到的元件的信息进行输出以方便采购呢?这个时候就会用到BOM表输出了。
PADS-Layout中设置原点时候可以选择焊盘,元件,边框 以及任意位置进行命令设置,设置方式很灵活,活学活用对布局布线能带来很大的方便,同时还能提高效率。