扫码关注
- 全部
- 默认排序
器件布局应该在BGA上对应焊盘的方向，尽量缩短走线，2.差分对内等长Space的高度是1倍到2倍间距的高度。3.差分包地应该尽量包过来4.走线在焊盘中应该和焊盘保存等宽5.包地线很长一段走线没有打孔。以上评审报告来源于凡亿教育90天高速PC
在Logic中，多part器件意味着含有多个CAE封装，用户可以单独查看并修改其中单个的CAE封装。第一步：执行菜单命令文件-库，打开库管理器，点击元件按钮，找到所需要修改的多part器件，点击编辑，如图1所示图1 编辑元件示意图第二步：进
差分线处理不当，锯齿状等长不能超过线距的两倍pcb上还存在很多一样的问题，自己对应修改一下2.等长线之间需要满足3W规则3.此处出现载流瓶颈4.焊盘出线不规范5.电感所在层的内部需要挖空处理6.注意铜皮尽量不要任意角度，建议45度7.过孔不
锯齿状等长不能超过线距的两倍很多差分都存在相同的问题，后期自己修改一下2.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.CC1属于重要信号，需要加粗处理4.ESD器件尽量靠近座子管脚放置5.差分出线要尽量耦合6.器件摆
焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊2.差分走线不满足差分间距要求3.差分线处理不当，锯齿状等长不能超过线距的两倍差分都存在类似问题，后期自己针对进行修改4.线宽尽量保持一致5.差分走线尽量耦合，后期自己调整一下
1.电源输入应打在电容前方先经过电容在到管脚。2.电源输出要先经过电容在打孔。3..电源输入滤波电容按照先大后小的顺序摆放，在连接到管脚；多处电容没有按照顺序摆放4.地焊盘就近打孔。5.同层连接不要打孔6.电源线加粗，电源输入电容不要合孔7
差分线锯齿状等长不能超过线距的两倍很多差分都存在同样的问题，后期自己修改一下2.注意差分走线要尽量耦合3.一对差分只用进行对内等长，不用两根都进行绕蛇形4.滤波电容尽量靠近管脚摆放，走线加粗，需要优化一下以上评审报告来源于凡亿教育90天高速
相同网络的铜皮没有连接在一起，后期自己修改一下铜皮设置，重启铺铜2.USB差分需要进行对内等长，误差5mil3.输入的过孔要打在电容的前面4.此处铜皮会出线载流瓶颈，自己在此处放置一块填充扩大载流路径5.输出过孔要打在最后一个电容的后面6.
注意电感当前层内部挖空处理： 后期优化修改下。输入输出对应的GND如果做单点接地，连接在一起在中间的IC焊盘上打上地过孔即可： 反馈信号走8-10mil即可，不是电源信号： 电源连接的输入打孔数量跟GND对应上： 其他的没什么问题。
注意过孔尺寸不符合规范，孔径跟焊盘尺寸比例是 焊盘的尺寸为两倍孔径大小+ - 2mil：常见的有8/16 10/20 10/24mil等，自己去修改过孔尺寸。注意主干道器件整体中心对齐：电感当前层内部注意挖空处理：注意焊盘出线规范，从焊盘两
