扫码关注
- 全部
- 默认排序
电源输入输出铜皮太细，不满足载流,后期自己加宽铜皮满足载流2.此处为反馈信号，不用铺铜处理，直接走10mil的线即可3.此处输入打一个过孔不满足载流能力，后期注意一下其他几路的载流打孔情况4.反馈器件要靠近管脚摆放，用10mil的走线连接即
数据线分组错误，一组应该是9根信号线2.注意数据线等长之间需要满足3W规则3.短接网络进行等长的，后期记得更新一下pcb，恢复正常网络4.地网络需要就近打孔，或者调整一下布局利用BGA里面地网络，尽量保证一个焊盘一个过孔以上评审报告来源于凡
电源信号走线需要加粗处理2.电源座子输出电流尽量铺铜处理满足载流3.USB差分包地，地线上要多打地过孔，建议100-150mil一个4.RS232电容属于升压电容，走线需要加粗处理5.走线尽量不要从器件中间穿过，后期容易造成短路6.SD卡数
差分走线不符合规范，要按照差分阻抗线宽线距进行走线2.对内等长凸起高度不能超过线距的两倍3.差分走线需要在优化一下4.此处存在短路5.存在多处开路6.一层连通不用打孔，差分要按照阻抗线距走线7.时钟信号尽量单根包地处理8.差分对内等长误差5
LLC环路设计参考杨波的博士论文《LLC resonant converter》第6章Small signal analysis of LLC resonant converter。功率级波特图在高于谐振频率时：低于谐振频率时：文章指出，LLC低于谐振频率的小信号特性非常稳定，在该区域有两个极点，因
还存在飞线，注意电源信号处理：差分打孔换层的过孔两边注意添加地过孔，缩短回流路径：注意差分对内等长误差为5MIL：差分组跟组不用等长，组内等长就可以了：单端信号的TX RX需要组内等长，没有设置：自己后期去设置下组内等长，在拉等长。以上评审
SIM:注意测试点跟器件以及过孔的间距，此处右侧器件可以整体往右边挪动一点：注意铜皮尽量设置动态铜皮，将静态转换下：电感内部挖空掉，在当前层：TF：注意器件之间可以空出点间距留出来扇孔，扇孔不要离焊盘太远：时钟信号包地保全一点，还有 空间可
器件跟信号线还没有设计完全：器件之间注意间距，不要干涉了：注意器件需要整体对齐处理：此处器件重新放置下，注意整体对齐：器件就近IC管脚边放置：后期自己重新整体布局都优化下。差分打孔换层两边注意放置GND过孔：差分走线一定要耦合，此处完全不耦
电源输出要从输出电容后面进行连接2.晶振需要包地处理，下面不要走别的信号线，包地需要打孔3.RS232 的升压电容走线需要加粗处理4.电源走线尽量加粗导20mil，满足载流5.USB尽量包地处理，并间隔100-150mil打上地过孔6.注意
变压器上除了差分信号，其他的加粗20MIL走线：晶振尽量包地处理：RX TX以及差分组内等长没啥问题：建议机壳地与电路地之间分割2MM间距：其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可
