扫码关注
- 全部
- 默认排序
答：椭圆形焊盘的Flash一般可按以下公式进行计算尺寸：B = H’ + 0.5 mmD = W’ + 0.5 mm – B
答：在PCB封装中，出现以下情况需要画Keepout层，一般绘制在Route Keepout、Via Keepout层。第一，如果Datasheet中指明了需要画Keepout层，则需要绘制Keepout层，绘制的大小按照Datasheet中指定的大小，如图4-122所示，
答：一般情况下，PCB封装管脚排序一般按照如下规律进行处理：首先，器件资料上已经标明了管脚序号的，按照资料定义管脚，如图4-124所示
答：常规的阻容器件一般命名方式都是前面一个类型，后缀加上尺寸，一般是英制的。其器件实体尺寸如图4-125所示
答：要分析Datasheet资料，分析资料中的以下内容：第一步，分析视图，分析Datasheet中所提供的图示，一般会提供几个视图，首先要分析出哪个图是TOP视图，哪个是BOTTOM视图，以免做封装时做反，如图4-126所示，
答：我们在设计完成以后，都需要对一组传输的总线进行时序等长，在做时序等长的时候，分为绝对传输延迟与相对传输延迟。绝对传输延迟，顾名思义，信号传输在PCB设计中都是有一个走线的长度，我们通过设置这个信号线传输的最大值与最小值，来实现等长的方法，就称之为绝对传输延迟。一般情况下如果信号是从一个点传输到另一个点，中间没有任何的串阻、串容，这个绝对传输延迟的方法还是非常有效而却直观的。具体在PCB中设置绝对传输延迟的方法如下所示：
答：所谓的Xnet，是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。在实际设计情况中，我们需要对这种进行Xnet的设置，方便进行时序等长的设计，一般信号传输要求都是信号的传输总长度达到要求，而不是分段信号等长，这时采用Xnet就可以非常方便的实现这一功能，在Allegro软件中添加xnet的具体步骤如下所示：
答：所谓区域规则呢，就是在整个PCB板的规则都添加好了，有一块区域单独拉出来，服从另一个规则，在这块区域所应用的这个规则呢，我们就称之为区域规则，一般多用于BGA器件区域，下面我们讲解一下，如何添加区域规则，具体的操作步骤如下：
答：我们在PCB设计过程中，复制是经常使用的命令，而copy命令，如图5-134所示，一般只能复制对象到相同的class/subclass，对于不同class/subclass之间的拷贝呢，使用的命令是Zcopy命令，如图5-135所示。具体使用的步骤如下所示：
答：在前面的问答中，我们详细讲述了走线的命令的一些参数选择、Options选项的一些设置。这一问呢，我们讲解一下，修线的命令，也就是推挤命令的一些参数设置，如图5-143所示，执行菜单命令Route-Slide命令，进行推挤，在Find面板中可以看出，如图5-144所示，可以推挤的元素一般是走线的线段还有走线的过孔。
