- 全部
- 默认排序
我这个以太网差分对串接电容,我设置为x-net模型,然后差分对等长设置,画过线后不显示等长数据,也没DRC报错为什么
在高速设计中,基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说,我们在等长的时候经常会提到x-net,利用x-net功能我们能够很快的计算多点拓扑结构等长长度,并且还能够计算数据组等长误差,很是方便,但是我发现在给很多学员教学的过程中,很多人不清楚这个功能的使用,那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。
我这个以太网差分对串接电容,我设置为x-net模型,然后差分对等长设置,画过线后不显示等长数据,也没DRC报错为什么
在高速设计中,基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说,我们在等长的时候经常会提到x-net,利用x-net功能我们能够很快的计算多点拓扑结构等长长度,并且还能够计算数据组等长误差,很是方便,但是我发现在给很多学员教学的过程中,很多人不清楚这个功能的使用,那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。