扫码关注
- 全部
- 默认排序
在原理图设计时，常常会遇到将一个大项目分成若干个小的项目来进行设计。logic软件画原理图时可以分为多页设计，如果不同页的信号需要连接起来，就可以使用页间连接符这个功能。
用logic在绘制原理图时，第一步需要先从库中把元器件放置到原理图中，才能进行后续电气连接工作。对于使用软件常遇到的问题，我们想通过视频实时操作讲解的方法，希望能给正在学习和正在使用PADS软件的同学带来一些帮助。
当绘制原理图时，对于原理图连线与连线交界处，不需要连接在一起的，连线交叉是没有关系的，软件默认是不连接的。如果在连接处需要接在一起，在交叉处鼠标左键暂停走线，这个交点就会成为一个节点，对于这两种方式，视频中做了详细介绍。
logic在放置元件的过程中,元件会附着在光标上,此时可以使用快捷菜单或者快捷键对元件进行旋转、镜像等操作，从而调整元件的方向。
在logic原理图软件中，同一页面的连接关系处理有两种方式：一种是直接连线的方式，一种是放置网络编号的方式使其连接在一起，视频中对添加方法进行演示和讲解。
我们在进行原理图设计或者是进行PCB设计，都会遇到这样的问题，需要降低设计文件的版本，视频当中介绍了用logic软件设计的原理图如何去降低原理图的版本，操作步骤很简单。
我们使用logic进行原理图设计，设计完成之后，需要做pcb设计，有的时候pcb设计是给别人做的，所以需要知道整个工程有多少个焊点数，针对于原理图设计，视频当中讲解了原理图如何去查看整个设计文件的焊点数。
什么是总线，是指一组具有相关性的信号线，在原理图中使用较粗的线条走线代表总线。针对于这一组一组的总线网络，主要是为了原理图查看方便，我们一般会加上总线的结构。
我们在制作元件类型时，有些器件没有给分配封装，那在后面绘制原理图时，对于这种没有分配好封装的器件，我们怎么单个去进行封装分配 ，操作步骤很简单，视频当中有详细讲解。
在logic软件中使用Bus总线的时候，有以下几个注意事项：第一，总线不是强制使用的，不使用总线也是可以的，使用总线构架是使得原理图更加清晰，分析原理图更加透彻，第二，总线命名方式一定要按照如 Busname[00:24]这种方式，然后信号分支网络标号的命名方式与总线保持一致。
