- 全部
- 默认排序
等长存在误差报错2.注意地址线之间等长也需要满足3W规则3.尺寸走线需要优化一下,尽量不要走直角4.地址线等长存在误差报错后期自己调整一下时钟差分信号中高端匹配电阻应该靠近T点放置等长可以在优化一下,满足3W的前提尽量紧凑一些,提高空间利用
购买的4片DDR3 T点拓扑高速pcb设计速成实战视频中没有支路的等长视频,视频中只是说书有讲,但是书上讲的不是很详细,支路的等长我还是不太会吖,能否录个支路的等长视频给我,能否录个from to的用法视频
购买的4片DDR3 T点拓扑高速pcb设计速成实战视频中没有支路的等长视频,视频中只是说书有讲,但是书上讲的不是很详细,支路的等长我还是不太会吖,能否录个支路的等长视频给我,能否录个from to的用法视频