找到 “SDRAM” 相关内容 条
  • 全部
  • 默认排序

线宽不一致,导致阻抗不连续走线需要保持3w间距规则地址线分组错误,缺少信号时钟线等长错误电源走线多处没有加粗数据线等长误差控制100mil范围内以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫

90天全能特训班20期-ad-邹旭 SDRAM模块

时钟等长错误,按下方正确等长方法等长多处电源和地焊盘没有打孔导致开路地址线等长误差太大,地址线等长误差-+100mil电源没有连接,电源扇孔走线没有加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问

90天全能特训班20期-AD-二十好几的第六次作业一片SDRAM

注意数据线等长需要满足3W规则2.地址线之间等长也需要满足3W规则3.注意数据线扇孔线宽尽量保持一致4.地址线等长存在误差报错5.等长组创建有问题,有很多网络没有添加到里面,后期自己重新创建一下6.注意走线不要有直角和尖角,尽量钝角7.注意

90天全能特训班20期 AD-思乐 -2SDRAM

注意地址线等长需要满足3W2.数据线之间也需要满足3W规则3.注意不要出现stub线头,后期自己处理一下4.注意过孔不要上焊盘5.电气网络的几根信号线需要和地址线组一起进行等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解

90天全能特训班21期pads-康斯坦丁-1SDRAM

组内等长误差还存在报错:自己注意修改下等长,让组内误差没有报错。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s

AD-全能21期-喜之狼 AD 20 SDRAM 布局练习

下面这一组数据线尽量还可以稍微紧凑点:等长可以咬合等长,比较节省空间并且也比较美观:平面分割的分割带建议宽度20MIL:其他的没什么问题,等长尽量可以紧凑并且美观点。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训

AD-全能21期-啊哈-1片SDRAM存储器PCB第一次作业

时钟信号等长错误地址线等长组有几个信号等长不到目标长度,电阻到芯片段加入一起等长应避免走线造成信号回路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.ta

90天全能特训班21期-刘林-第三次作业-一片SDRAM的设计

时钟线等长错误等长过于松散不齐整,绕线不均匀,锯齿状绕线尽量咬合电源信号的电容放置不均匀,尽量做到均匀的放置电容电容应尽量靠近管脚放置,不要拉出来太远以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链

90天全能特训班21期-+AD24-第一次作业-一片SDRAM

时钟线等长错误等长组分类缺少网络等长绕线太乱,太不均匀,锯齿状绕线应尽量上下咬合电源管脚配置电容应靠近引脚放置,均匀分布在焊盘旁边就近连接焊盘等长绕线角度太小,实际生产会是直角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解

90天全能特训班21期-SDRAM模块作业

等长组创建有误,一组9根信号2.这些信号也需要加入到地址线的class组里面进行等长器件摆放不要干涉后期自己调整一下,尽量不要用直接建议钝角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联

90天全能特训班 19期-AD-熊思智-1SDRAM