扫码关注
- 全部
- 默认排序
答：所谓渐变线，是添加在走线线宽突变的地放，来降低线宽变化引起的阻抗突带来的信号反射的影响，其功能与泪滴是差不多的，具体操作如下：第一步，需要设置好参数，点击执行菜单命令Route-Gloss，在下拉菜单中选择PaRAmeters，进行参数设置，如图6-157所示；
答：首先，点击Setup-Design PaRAmeter Editor命令，在Display选项卡中，勾选Via Lables选项，点击OK退出，如图6-254所示；
答：PCB设计中有一些信号组需要进行等长处理，以保证组内信号时序要求。第一步，点击Setup-ConstRAints-ConstRAint Manager选项，调出规则管理器，如图6-269所示；
答：我们使用Allegro软件进行PCB设计，其中的PCB布局布线都可以进行复用，那么它所设置的规则，比如物理规则、间距规则，是否也可以进行复用呢，当然是可以的，具体复用操作的步骤如下所示：第一步，打开已经设置好规则的PCB文件，执行菜单命令Setup-ConstRAints，在其下拉菜单中选择ConstRAint Manager，进入到规则管理器中；
答：原理图，Schematic DiagRAm, 顾名思义就是表示电路板上各器件之间连接关系原理的图表。在方案开发等正向研究中，原理图的作用是非常重要的，而对原理图的把关也关乎整个项目的质量甚至生命。
答：PCB设计中常用的存储器有如下几种：Ø SDRAM，Synchronous Dynamic RAndom Access Memory（同步动态随机存储器）的简称，SDRAM采用3.3v工作电压，带宽64位，SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与 EDO内存相比速度能提高50%；
答：在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4次，而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制。
答：AD系统自带的原理图库，在我们进行设计的过程中可以直接调用，可以省去很多绘制的时间封装的时间，但是很多人不清楚他的路径在哪里？下面以AD20版本为例进行说明：路径为C:\Users\Public\Documents\Altium\AD20\LibRAry
答：器件的Value值一般填写在器件属性的“Comment”栏，创建好原理图原器件以后，在SCH LibRAry 界面点击选择创建好的原件，接着点击下面的编辑。如图2.25所示。弹出器件属性编辑框，点击Comment后面的“”即可关闭显示Value值。
招聘岗位：FPGA开发工程师1位，要求电子，计算机相关专业，目前主要使用的是AlteRA FPGA。 公司简介：芯天下技术股份有限公司是一家芯片设计公司，主要的芯片有NOR和NAND存储器，MCU，LDO等电源管理芯片，公司20年销售额有4亿多，目前公司有将近200人。
