扫码关注
- 全部
- 默认排序
高速系统中，时钟抖动是隐形杀手。明明示波器波形正常，误码率却居高不下——这种"玄学"问题，八成是你测错了地方。1、抖动与误码：一场因果链时钟边沿偏离理想位置，采样点就可能落入信号不稳定区，0变1、1变0。USB3.0要求BER低于10⁻¹²
说出来都是泪。上个月我负责的一个项目，板子回来后一上电， FPGA 直接发烫 — — 手摸上去烫得缩回来那种。断电再检查，发现芯片已经彻底报废了。查了整整两天，最后抓波形才发现：VCCINT 比 VCCAUX 早了 80ms 上电。就这 8
说起来，流水线应该是FPGA/数字电路设计里最常见的优化手段了。入门的时候大家都学过：想提升时钟频率，就把大组合逻辑拆成多级，中间插寄存器。这招确实管用，一用一个准。但问题来了——流水线是不是越深越好？频率跑不上去就无脑加寄存器，这样行不行
说出来挺有意思的，这两年面试FPGA岗位，明显感觉到一个变化：越来越多的公司开始在面试里问HLS的问题了。以前求职FPGA，面试官一上来就是Verilog、VHDL、时序约束、跨时钟域这些。懂RTL开发基本上就够了。但现在情况不太一样了，我
"你用过哪些FPGA工具？"这个问题在FPGA岗位面试里出现频率很高。不少人回答起来特别快：Vivado、Quartus、ModelSim、ISE……然后就没了。面试官点点头，你等着下一题。说实话，这个回答能拿到的分数基本为零。跟EDA工具
面试的时候，面试官问了个看似简单的问题："异步FIFO的深度是8，那它的读写指针各需要几bit？"很多人脱口而出"3bit"，结果直接被挂掉了。原因很简单——FIFO深度为2^n时，指针需要n+1位。这个问题没答对，后面的异步处理、格雷码编
DDR布线拓扑选错，轻则时序违例，重则系统崩溃。T型和Fly-by到底怎么选？一文讲透。本质区别： T型是星型分支，信号同时到达各颗粒；Fly-by是菊花链串联，信号依次"飞过"每颗DDR。1、什么时候必须用Fly-by？速率≥2400MT
做FPGA设计，复位电路几乎每个工程都会用到。很多人觉得复位嘛，不就是给个低电平或者高电平把寄存器清零？写代码的时候加个if(rst)就完事了。但真到了板子调试阶段，随机出现的死机、状态机跑飞、数据通路错乱，追来追去发现根子出在复位释放那一
使用的是AD9.4版本，FPGA 管脚是字母形式的，如何通过EXCEL快速创建原理图库文件，EXCEL形式如附图所示；我见网上的教程基本上管脚都是数字形式的，没有带字母的教程；
全站最新内容推荐
- 1沪电股份调研纪要：Rubin平台已通过认证，CoWoP+mSAP双引擎卡位AI PCB
- 2铜箔全线涨价！加工费上调1500-5000元，HVLP高端铜箔供不应求
- 3电子布涨价升级！7628累计涨近50%，中国巨石44亿扩产卡位高端
- 4PCB龙头集体扩产高端产能：沪电176亿、鹏鼎110亿，AI产线不可替代
- 5PCB概念股批量涨停！生益电子20cm封板，产业链提价叠加AI需求共振
- 6PCB电源的EMI整改，别再只会加磁珠了
- 7一文介绍：定序器/监控器芯片ADM6840
- 8一文介绍：电机刹车驱动器MAX22215
- 9一文介绍：低功耗16位模数转换器AD4113
- 10入门级MCU选STM32C5还是F4，别只看主频和价格
