扫码关注
找到 “Layout” 相关内容 条
- 全部
- 默认排序
我通过region制作了异形焊盘作为IC封装的引脚，在PCB Layout中使用该IC时，规则检查时报错short-circuit constraintRegion（0 holes）Top layer Pad U1-（351.132mil， 431.205mil）Top layer
1721 1 1
使用凡亿Skill脚本的Layout---Align Objects命令，自动对齐工具，可对齐丝印，器件，过孔。出现了以下错误,怎么解决, cadence版本17.4Failed to open form align.form. *Error* axlFormSetField: argument #1 should be any user-defined (other) type (type template = "otg") - nil
889 0 0
733 0 1
在PCBLayout设计时，对于将要导入的CAD结构尺寸文件需要注意哪些内容？在PCB设计时是需要关注的，一次来让机械结构设计师给出响应的数据要求？
635 0 0
最近硬件工程师同行提出疑问，在硬件设计过程中Layout完成后有DRC检查，已经对设计工艺规则做了检查，那么DFM可制造性分析还有必要吗？今天就为大家用一篇文章说明下DRC与DFM两者的区别。可制造性设计 (DFM) 是一种设计验证方法，与
421 0 0
367 0 0
