- 全部
- 默认排序
老师您好!我在给PCB增加内电层负片地的时候,存在死铜、岛铜无法去除的问题,在AD19上可以通过增加FILL消除DRC报错,在AD20里面这个方法无效,反复试验多次,最后只能缩小铺铜间距或者挪过孔的方法才可以消除;请问AD20里面有没有办法杜绝死铜产生?铺铜的时候可以勾选去死铜,但是负片里面没的选啊
Short-Circuit C onstraint: Between Region (0 hole(s)) Bottom Layer And Pad IC1-25(555.046mil,964.177mil) on Bottom Layer Location: