扫码关注
- 全部
- 默认排序
电感底部不要放置器件，以及走线也不行，自己吧底层的器件看能不能优化塞到芯片底部：注意电感跟芯片管教是属于DCDC主干道，走线肯定满足不了载流，需要铺铜处理：并且主干道器件优先放置，所有路径要尽量短，电感应该靠近管脚：建议自己分清楚原理图上的
此处已经铺铜就不用再走线连接：电感内部的当前层挖空处理：其他的也一样，自己去修改。器件就近放，不要路径那么长：此处一个孔是否满足载流，可以多打一个：都看下LDO电路的信号线宽是否满足载流，不满足的出焊盘之后加粗宽度：这边也一致：其他的没什么
电子工程师使用Allegro软件来进行PCB设计，在设计过程中可能会遇见需要将PCB交叉布线与原理图连接起来的问题，以此确保电路设计和物理布线是一致的，那么针对这个问题，如何操作？下面来看看吧！1、打开Allegro打开Allegro软件，
注意布局的时候器件整体中心对齐：底层器件也注意对齐：打孔也需要对齐：5V电源走线加粗或者铺铜连接好：铺铜连接之后不需要再走线连接了：注意电感内部当前层需要挖空，放置一个keepout区域：过孔都没有对齐等间距：LDO电路的电源信号也需要加粗
器件能放在顶层的尽量放在顶层：器件位置摆放是否有问题，需要放置完成，然后该走差分的就差分走线：接口到变压器这里的信号以及布局完全不合格，需要走差分的没有按照差分布线，查看清楚原理图，那些信号走差分 ，那些信号单端，并且差分信号拉完之后还需要
输出打孔要打在最后一个滤波电容之后2.反馈要从滤波电容后面取样，走10的mil的线即可，不用进行铺铜3.电感所在层的内部需要挖空处理4.存在开路，在底层铺铜进行连接5.此处不满足载流6.器件摆放尽量中心对其处理以上评审报告来源于凡亿教育90
差分对内不等长，误差控制在+-5milrx和tx也没有做等长处理变压器旁边的线处理差分都要大于20milrxtx之间要用根gnd间隔开来时钟要包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链
在电子设计自动化（EDA）工具中，封装库的建立和使用是关系到PCB设计效率和质量的关键因素。那么身为工程师的你，知道Allegro自带PCB封装库吗？如何找到并使用这些封装库？下面凡小亿带你们来看看吧！存储路径：X:\Cadence\Cad
1.dcdc需要单点接地，地网络焊盘连接到一起在芯片下方打孔2.反馈信号应从电源最末端连接3.焊盘出线要从短边出线避免长边出线；走线避免直角锐角4.电源输出主路径应该加宽载流5.大电感下方应做铺铜挖空处理，相邻大电感需要朝不同方向垂直摆放6
