- 全部
- 默认排序
确认一下此处输出是否满足载流,后期自己加宽走线2.电容尽量靠近管脚摆放,尽量均匀摆放3.走线可以在优化一下,尽量不要有锐角4.存储器要分组走线,同组同层,需要等长处理,误差100mil5.走线注意拓扑结构,这个应该是采取菊花链的走线方式,后
注意差分凸起高度不能超过线距的两倍2.差分走线需要优化一下3.时钟信号尽量包地处理4.电容尽量靠近管脚均匀摆放5.差分出线要尽量耦合,后期自己优化一下6.存在多处开路后期自己在顶底层铺上电源和地铜皮7.变压器需要挖空所有层处理
注意变压器除差分信号外,其他信号走线需要加粗处理2.电容尽量靠近管脚均匀摆放3.地网络需要就近打孔,连接到地平面4.注意晶振需要包地处理5.走线间距太近,后期容易造成短路,自己后期优化一下走线路径6.走线等长线之间需要满足3W规则7.时钟信
注意等长线之间需要满足3W规则2.VREF电源需要加粗到15mil以上3.等长超出误差值4.滤波电容尽量均匀摆放,确保一个管脚一个5.反馈需要加粗到10mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可
电容按照先大后小摆放2.电源从最后一个电容后面进行输出3.差分信号包地,尽量在地线上打上过孔4.滤波电容靠近管脚均匀摆放5.晶振包地要包全注意过孔不要上焊盘以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以
过孔不要上焊盘2.此处输出不满足载流,后期加大铜皮宽度载流计算都是以铜皮最窄处进行计算的3.注意电感下面尽量不要放置器件和走线,后期自己调整一下器件布局4.过孔间距太近,建议最少6mil,均匀摆放,后期自己优化一下注意输出打孔要打在滤波电容