100*100mm的PCB内部有一个高速开关芯片,和电源、地平面间距均小于0.3mm,为了使其他IC不受高速开关影响,得到最佳的去耦效果,去耦电容应该怎么布局?

浏览量:360
时间: 2024-03-20 14:42:38
100*100mm的PCB内部有一个高速开关芯片,和电源、地平面间距均小于0.3mm,为了使其他IC不受高速开关影响,得到最佳的去耦效果,去耦电容应该怎么布局?
a. 通过过孔连接电源
b. 分布在IC芯片30mm以内
c. a和b
d. 选择最低感抗路径分布


image.png

正确答案:a

首先观察一个动图,了解去耦的概念以及一些注意事项,然后再对四个选项进行分析。

image.png

去耦电容是芯片电源端的电容,一方面提供较稳定的电源;另一方面可以降低芯片对电源端的影响,避免使用同一个电源的其他IC受到影响。

从动图可以看出:

  • 在电源引脚放置100nF的电容能够有效抑制电源上的噪声;
  • “电源-去耦电容-地”三点一线的距离越近,则去耦的效果越好;
  • 等容值SMD封装的电容比直插电容去耦效果好;
  • 电源平面和地平面可以进一步降低电源噪声。

选项d, 电源和地平面之间放置去耦电容时,感抗最小是布局的关键参数。
选项a,高速电路设计不能忽略过孔的寄生电感,如果在电源引脚旁边打过孔换层,此时电源引脚到电容器之间走线电感会增加。
选项b,从去耦半径看,电荷在电容和电源之间移动所需的时间决定了电容器的位置非常靠近去耦合的器件,此处30mm是一个近似的数据,本例未给出PCB的基本参数以及适用频率,电信号的相速度和介电常数以及频率有关。从电源供电看,在本例中内层电源和地平面间隔不到0.3mm,可以把PCB的电源层和地平面理解成100mm*100mm的平行板电容,根据计算,0-1V电平跳变过程中前700psec中会提供电荷1.3nC,假设在电源引脚0mm处,连接电感为1nH,此时SMT电容提供的电荷小于250pC;经过700psec以后,SMT电容器比平面电容提供更多的电荷,但距离的长短并不会影响电容提供明显更多的电荷。
选项c,参考上面a,b。
当然,在没有完全了解产品要求,仅仅依靠一些简单的规则来判断去耦电容的位置是不可取的,高速电路中PCB层数多,走线密集,许多设计规则会产生冲突,硬件工程师必须学会取舍,务必在保证产品功能的情况下提升性能以及可靠性

声明:本网站所收集的部分公开资料来源于互联网,转载的目的在于传递更多信息及用于网络分享,并不代表本站赞同其观点和对其真实性负责,也不构成任何其他建议。仅供学习交流使用,不构成商业目的。版权归原作者所有,如果您发现网站上有侵犯您的知识产权的作品,请与我们取得联系,我们会及时删除。侵权投诉
相关推荐HOT
TCP的三次握⼿与四次挥⼿过程,各个状态名称与含义,TIMEWAIT的作⽤

三次握⼿第⼀次握⼿:客户机⾸先向服务器的TCP发送⼀个连接请求报文段,这个特殊的报文段不含应⽤层数据, 其⾸部中同步位SYN被设置为1。另外,客户机会随机选择⼀... 详情>>

2024-01-30 15:45:20
在高频下,金属表面上方哪个场量的大小约等于表面电流密度?

问题二:在高频下,金属表面上方哪个场量的大小约等于表面电流密度?a. 磁场b. 切向电场c. 法向电场d. 总电场答:最佳答案是“a”。在良导体的边界处,切向磁... 详情>>

2024-03-20 14:20:12
100*100mm的PCB内部有一个高速开关芯片,和电源、地平面间距均小于0.3mm,为了使其他IC不受高速开关影响,得到最佳的去耦效果,去耦电容应该怎么布局?

100*100mm的PCB内部有一个高速开关芯片,和电源、地平面间距均小于0.3mm,为了使其他IC不受高速开关影响,得到最佳的去耦效果,去耦电容应该怎么布局?... 详情>>

2024-03-20 14:42:38
嵌入式系统的组成

嵌入式系统包含:硬件层、中间层、系统软件层和应用软件层。嵌入式核心模块=微处理器+电源电路+ 时钟电路+存储器Cache: 位于主存和嵌入式微处理器内核 之间,... 详情>>

2024-03-12 16:13:08
什么是交叉编译?

在⼀种计算机环境中运⾏的编译程序,能编译出在另外⼀种环境下运⾏的代码,我们就称这种编译器⽀持交叉 编译。这个编译过程就叫交叉编译。简单地说,就是在⼀个平台上⽣成... 详情>>

2023-10-25 10:00:34