扫码关注
本文要点
了解电容性耦合的基本原理。
了解电容性耦合的利与弊。
了解关于减少电容性耦合的技巧。
如果教室里有两个爱说话的小朋友怎么办？当然是让他们的座位离得尽量远一些，这样才能保证课堂秩序和教学效率。
这一原则同样适用于 PCB 中的嘈杂走线，本文将探讨电容性耦合的基础知识，并学习如何有效地减少电容性耦合以避免串扰。
什么是电容性耦合
如果熟悉电容器的工作原理，那么电容性耦合很容易理解。让我们简单复习一下相关知识：
电容器由两个被绝缘体隔开的导电终端组成。当其中一个终端达到比另一个更高的电压电位时，电荷就会在终端之间积累。当电压从终端移除时，电容器以电流的形式释放电荷。
电容性耦合是指两个由绝缘体隔开的导体之间的电能转移。
由于具有这样的行为特征，电容器隔断直流 (DC)，但成为交流(AC) 的低阻抗路径。在 PCB 中，存在各种元件可以形成一个虚拟电容器，并允许电能在其间转移。
电容性耦合，也被称为静电耦合，是能量在被绝缘体隔开的导电元件之间移动的方式。例如，如果两条铜走线摆放得很近，电容性耦合将导致一条走线上的电能转移到另一条走线上。
接下来，我们将仔细分析这种电能转移的利与弊——具体取决于设计目标。
电容性耦合的利与弊
往好的方面看，一个爱说话的孩子可能成长为未来的领袖、辩论家或是律师。同样，电容性耦合有利也有弊，这取决于具体的情况。
电容性耦合经常导致电子器件中出现串扰。
应用于电子领域，电容性耦合原理让很多现代设备得以诞生，如触控面板和电容感应按钮。这些设备会检测电容并将测量到的电容变化转化为用户输入。
然而，由不良电容或 寄生电容 导致的电容性耦合会破坏电路的性能。电容性耦合会导致串扰，即一个导体的信号被耦合到相邻的导体。
例如，如果 SPI（serial peripheral interface，即串行外设接口）数据靠近一个模拟信号，后者会接收到 SPI 传输的微弱脉冲。相互间的电容性耦合也可能发生在两条传输高速信号的线路之间，损害两个信号的完整性。这样一来，两个信号的接收端会出现很高的错误率。
如何减少电容性耦合
电容性耦合的影响会在 PCB 运行时显现。此时已经为时已晚，没有办法减轻它的影响了。因此，要减少电容性耦合，必须在设计阶段入手。
缩短走线以减少电容性耦合。
要减少 PCB layout 中的电容性耦合，有三种行之有效的方法：
1、增加走线之间的距离
众所周知， PCB 上的空间非常宝贵。不过，对比教室的例子，如果可能的话，还是要尽量增加相邻走线之间的距离，特别是那些传输高速信号的线路。由于电容大小与终端之间的距离成反比，因此增加走线之间的距离有助于减少电容性耦合。
2、屏蔽
如果没有太多空间，可以考虑用接地的铜条来屏蔽两边的高频线。接地铜条起到屏蔽作用，防止电荷耦合到其他走线。
3、缩短走线长度
长走线会增加导体的面积，从而增加了电容性耦合。因此，要尽可能地缩短高频走线的长度。
此外，借助PCB 设计软件，也可以轻松地减少电容性耦合。inspectAR™ 软件利用增强现实技术（AR）以交互性的方式评估并改进 PCB 设计过程，轻松准确地实现 PCB 检查、调试、返工和组装。
上图显示了inspectAR 软件中 AR 叠层制造的 PCBA物理板的交互。利用AR技术，工程师或制造技术人员可以在制造过程中的任何时候将单个器件、走线、子电路或整个电路板与设计规格进行比较，并随时查看技术手册、添加留言、注释。
