0
收藏
微博
微信
复制链接

AD李磊—第五次作业USB3.0+TYPEC模块PCB设计作业评审

2023-12-12 16:53
553

这里差分不耦合,线也走错层了

image.png

有差分不满足对内5mil的误差

image.png

这里可以这样包

image.png

还有线没连完

image.png

登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

PCB Layout

哥只是个传说,不要迷恋哥!

开班信息