扫码关注
吴卫兵
如何才能保证差分走线具有良好的隔离和屏蔽呢？ 查看回答
1858 0 1
热门问答
mentor软件打开提示 2024-12-16 10:27:40
PADS Layout(PowerPCB)中如何设置板框倒角？ 2024-12-15 16:26:59
Altium Designer元器件库服务器管理指南 2024-12-15 11:28:33
蛇形走线等长参照长度是怎么确定的？不太理解
1
请教个问题，我AD18的库里的元器件放置在PCB时，焊盘和丝印层不是一个层，一个TOP,一个BOTTOM，封装库的元器件打开又都是对的，怎么解决
2
如果正常情况下单独仿真行波串馈的馈电网络，是不会产生频偏的么？
3
请教个问题 nucleo开发板的Gerber文件怎么用Allgro打开啊？
4
orcad 在放置的gnd时，后面自动生成一串数字，怎么解决
5
这个界面怎么左右移动？
6
Allegro放置阵列过孔时，下面明明有走线，为什么还可以放置
7
allegro 画的为什么没有元器件丝印
8
软件问题
9
Allegro能将图中两个运放合一个8角的封装吗？
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
提问了一个关于的Altium/Protel问题
· 2019-07-09 16:24
提问了一个关于的Altium/Protel问题
· 2019-07-09 16:21
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:44
已解决
allegro导出dxf文件
allegro中导出的dxf文件时提示Given layer filename does not exist.在我的笔记本上，不是第一次装allegro。换一台电脑，一模一样的操作，dxf文件是可以正常导出的，不会提示这个，求解决。 查看回答
1962 0 1
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:43
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:27
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:26
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:25
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:24
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:22
已解决
Allegro网表导入出错
用Design Entry CIS生成逻辑网表的时候没有报错，能够成功的生成pxlBA.txt，netlist.log，pstchip.dat，pstxnet.dat，pstxprt.dat五个文件，这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX 查看回答
2012 0 1
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:18
图示的线段位于这个层（ Board Geometry\Outline ），红色箭头部分，要做V形切割，有如下两个疑问：1、如何将需要切割的线段（红色箭头处）表示在Art文件里？2、切割角度和深度如何表示在Art文件里？ 查看回答
2089 0 1
