扫码关注
- 全部
- 默认排序
差分走线，信号换层过孔数量，等长长度把控，阻抗控制要求，跨分割的损耗，走线拐角的位置形状，绕线方式对应的插损和回损，布局不妥当造成的一系列串扰和叠层串扰，布局不恰当操作焊盘存在的stub。
RF电路设计一些心得体会
当我们设计上接触一个全新的RF芯片,要求我们能够快速的了解这颗芯片RF部分电路的性能指标及对外围器件的要求,还要快速的做好这部分的电路设计工作时,我们最首要需做的就是仔细阅读并理解芯片规格书和参考板的设计及注意事项,这对于我们第一版设计的成败起到很关键的作用,特别是有些RF芯片和RF外围的某些特定的RF器件(如外加PA LNA BPF等)配合这一块尤为重要。走线及阻抗控制的好坏直接会影响到整个RF部分的后期调试指标的好坏,所以说电路设计初期对于RF芯片的EVB板的设计要求一定要参考,这样才能事半
前期为了满足各项设计的要求，我们会设置很多约束规则，当一个PCB单板设计完成之后，通常要进行DRC（Design Rule Check）检查。DRC检查就是检查设计是否满足所设置的规则。一个完整的PCB设计必须经过各项电气规则检查。常见的检查项包括间距、开路以及短路的检查，更加严格的还有差分对、阻抗线等检查。
设计高速电路板的注意事项 怎样引起实际阻抗发生变化的，以及怎样用精确的现场解决工具（field solver）来预见这种现象。即使没有工艺的变化，其它因素也会引起实际阻抗很大的不同。在设计高速电路板时，自动化设计工具有时不能发现这种不很明显但却非常重要的问题。然而，只要在电路设计的早期步骤当中采取一些措施就可以避免这种问题。我把这种技术称做“防卫设计”（defensive design）。
我们PCB中的信号都是阻抗线，是有参考的平面层。但是由于PCB设计过程中，电源平面的分割或者是地平面的分割，会导致平面的不完整，这样，信号走线的时候，它的参考平面就会出现从一个电源面跨接到另一个电源面，这种现象我们就叫做信号跨分割。跨分割的现象如图1-52所示。
区域（Room）规则设置是针对某个区域来设置规则。为了满足设计阻抗和工艺能力的要求，需要对个别区域设置特殊的线宽走线或者间距或者过孔大小等，这时可以对这个区域进行特殊规则设置，常用于各类不同Pitch间距的BGA。
一般来说，影响PCB特性阻抗的因素：介质厚度H、铜的厚度T、走线的宽度W、走线的间距、叠层选取的材质的介电常数Er、阻焊的厚度。一般来说，介质厚度、线距越大阻抗值越大；介电常数、铜厚、线宽、阻焊厚度越大阻抗值越小。这些因素与特性阻抗的关系如图1-20所示。 图1-20 影响PCB特性阻抗分布图第一个：介质厚度，增加介质厚度可以提高阻抗，降低介质厚度可以减小阻抗；不同的半固化片有不同的胶含量与厚度。其压合后的厚度与压机的平整性、压板的程序有关；对所使用的任何一种板材,要取得其可生产的介质
特性阻抗，体现在PCB板上，主要是通过叠层、线宽、线距。在PCB版图布局完成以后，我们要对PCB板进行层叠设计，将PCB板按照一定的厚度叠好以后，根据层叠结构，通过SI9000这个软件来进行阻抗线宽的计算，然后根据计算好的线宽来进行布线，即可达到控制特性阻抗的效果。如图1-21所示，1.6MM的厚度的PCB板的层压结构。TOP0.5oz +PlatingPP(2116)4.23GND021ozCore20.08ART031ozPP(1080*2)4.59PWR041ozCore20.08GND0
