扫码关注
- 全部
- 默认排序
线没有拉完。差分走线不耦合，间距不一样差分对内误差大于+-5mil差分线也没有包地处理这里应该这么摆放这里走线太细了，一个过孔也不满足载流，建议铺铜处理多打过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程
焊盘出现需要优化一下2.差分对内等长误差5mil3.其他没什么问题USB2.0注意差分走线要满足车分间距规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item
等长存在报错，电阻另一端需要看成一根进行等长2.此处一层连通无需打孔3.滤波电容尽量靠近管脚放置4.过孔需要盖油处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://
差分出线方式可以在优化一下2.差分对内等长误差5mil3.TX和RX未添加等长组进行等长，等长误差100mil4.自己后期再地平面铺一个整版地铜对地进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以
数据线高八位和低八位要分别进行分组等长，一组9根2.地址线等长不符合原理图要求3.等长注意一下不要有直角4.地址线分组需要把时钟信号，读写，控制都添加进来以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访
存在开路报错2.过孔尽量不要打在电阻中间3.走线尽量不要有直角，建议钝角4.时钟信号等长不符合规范5.地址线等长存在报错，以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https
1.小的滤波电容应该靠近管脚放置2.所有层挖空处理，负片层需要单独放置一个铺铜挖空3.存在开路4.器件摆放尽量不要太近，建议最少1.5mm以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系
走线不要从电阻电容中间穿，后期容易造成短路，可以打孔走底层2.跨接器件旁边尽量多打地过孔3.数据线和地址线等长都需要满足3W4.电感下面尽量不要走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
输入打孔要打在 电容的前面，先经过电容在进入管脚2.顶层BGA里面的铜皮可以挖掉，避免有碎铜，孤铜3.存在多余的线头其他就没什么问题了以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教
