找到 “评审报告” 相关内容 条
  • 全部
  • 默认排序

走线尽量连接到焊盘中心,这样容易造成开路2.底层铜皮没有网络,存在开路,后期自己指定网络重新铺铜,地网络可以底层铺一块整版铜皮进行连接3.铺铜尽量把焊盘包裹起来,否则容易造成开路4.散热过孔需要开窗处理5.注意焊盘这个地方用十字连接容易出现

90天全能特训班20期 AD -段太山-DCDC

铜皮全部是直角,尽量全部都修改为钝角的:主干道器件摆放需要整体中心对齐:电感当前层内部需要挖空:焊盘出线需要从两长边拉出:电源输入输出对应的地在中间的IC焊盘上打孔过孔,进行单点接地:地直接优化下铺铜连接进来:其他的没什么问题了。以上评审报

AD-全能18期-林瑜涵-第一次作业-DC模块的设计

看下此处的扇孔可以再拉出去一点,留出铜皮的宽度出来,满足载流大小:电感内部需要挖空处理:其他的都一样,没处理的自己处理下:器件布局尽量整体中心对齐:并且需要整体中心对齐以及紧凑,不要太松散:走线没有完全连接完,需要中心跟中心连接好:焊盘内走

AD-全能18期-PMU作业 熊思智

电感铺铜挖空放当前层即可2.地网络要加粗处理,走线尽量不要有直角,后期自己调整一下3.铜皮尽量不要有任意角度,后期这种尽量合并铺铜4.反馈路劲需要远离干扰源5.除散热过孔之外,其他的过孔都需要盖油处理LDO采用十字连接要注意十字处要进行铜皮

90天全能特训班20期 AD -思乐-DCDC-LDO

布局没什么问题,注意电感内部需要挖空处理的:此处也是一致的问题,自己去放置禁止布线区域:注意板上的走线都一直线宽,除了特殊信号的:注意打孔注意对齐等间距:其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PC

全能20期PADS-丁世路-第一次作业-DC-DC模块设计

存在多处开路地网络后期自己在bottom层铺铜进行连接2.采用单点接地,此处可以不用打孔,只需要在芯片中心打孔进行回流即可3.输入打孔要打在滤波电容的前面4.输出打孔要打在滤波电容后面5.以上评审报告来源于凡亿教育90天高速PCB特训班作业

90天全能特训班20期 allegro -史珊-DCDC

电感所在层的内部需要挖空处理2.注意电感下面尽量不要放置器件和走线3.确认一下此处是否满足载流,加宽铜皮宽度4.电源输出打孔要打在最后一个电容后面5.注意走线要从焊盘中心出线6.反馈要从最后一个输出电容后面取样,注意过孔和走线要有网络进行连

90天全能特训班20期 AD -小脚冰凉-PMU

差分对内等长凸起高度不能超过线距的两倍2.差分出线要尽量耦合3.注意差分绕等长要求书哪里不耦合就在那里绕4.通孔焊盘可以不用打孔,直接从底层进行连接5.注意电源走线需要加粗,满足载流 ,走线尽量最短路劲6.CC1和CC2属于重要信号,需要

90天全能特训班19期allegro -茉宣-USB3.0

1.差分换层需要在两边打回流孔2.走线避免直角3.多处尖岬铜皮以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?sp

90天全能特训班19期-fmc-AD-第8次作业-STM32

注意此处扇孔可以直接打在走线中间,这样拉出去形成了直角:注意个别过孔的间距,不要割裂了铜皮:注意数据组跟地址控制时钟组之间用GND走线隔开:再有空间的情况下 ,自己处理下。等长注意GAP尽量大于等于3W长度:优化处理下。其他的等长误差没什么

全能19期-Allegro-Charlie_Wu-第五次作业-SDRAM设计