- 全部
- 默认排序
在做布线等长的时候,用sigXploree操作,就会出现这个错误,是为什么,我已经更改过编辑器为High speed 了
大家好!请教个问题,我新建了XSIGNAL 类,选择了最长的一根线作为基准,规则里设置了这个类的线长都在这条线的±1mm,其他的线以它为目标绕等长,有什么办法可以清晰的看到长度绕够了呢,现在我绕等长的时候老是没有提示,绕一点要去看下左边框里
AD24的2个小问题
1、在ad24的PCB设计中,按完快捷键TM之后,复位了错误标志,该如何再显示DRC报错?尝试之后,有些地方存在drc问题,但不报错,只有去移动的时候才会重新报错。该怎么解决?2、在X signals等长走线中,为什么会有这些飞线?该怎么关
在高速设计中,基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说,我们在等长的时候经常会提到X-NET,利用X-NET功能我们能够很快的计算多点拓扑结构等长长度,并且还能够计算数据组等长误差,很是方便,但是我发现在给很多学员教学的过程中,很多人不清楚这个功能的使用,那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。
Altium Designer 22X-Signal功能在Altium软件等长中的使用讲师:郑振宇直播直播:2022年5月27日 周五晚8点直播简介:在高速设计中,基于时序的考虑通常要对信号做线长匹配。对于Altium PCB设计者来说,我