扫码关注
- 全部
- 默认排序
差分对内等长凸起高度不能超过线距的两倍2.地网络尽量在地平面层铺铜进行处理3.TX和RX需要创建等长组进行等长4.注意器件摆放不要干涉5.注意电源要尽量满足载流，线宽保持一致以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解P
差分对内等长凸起高度不鞥超过线距的两倍2.主要差分出线要尽量耦合3.差分需要进行对内等长，误差5mil4.器件摆放尽量中心对齐处理5.CC1和CC2属于重要信号，走线需要加粗6.注意走线不要有任意边，后期自己优化一下走线7.包地的地线上尽量
注意单点接地，此处不用打孔，只需要在芯片中心打孔进行回流即可2.电感所在层的内部需要挖空处理3.器件摆放注意对齐4.走线可以离测试点远点，后期自己调整一下走线路径5.反馈线走10mil即可6.注意电源输入需要打孔在底层进行连接输出打孔打在滤
电源走线需要加粗，满足载流2.注意焊盘出线规范3.晶振需要包地处理，并打上地过孔，晶振下面不要走线4.走线与焊盘同宽，拉出焊盘在进行加粗处理5.232的升压电容走线需要加粗处理6.输出滤波电容先大后小摆放7.注意USB2.0有一对差分，对内
注意电源输入输出尽量铺铜处理，满足载流 输出过孔要打在滤波电容后面 注意器件摆放不要太靠近板框，建议最少2mm 注意焊盘要规范出线 晶振需要包地处理 电容靠近管脚放置，走线不要有直角 走线不要从焊盘中间穿，后期容易造成短路 此处电池走线不满
器件摆放干涉2.走线尽量不要从小器件中间穿3.数据线等长误差+-25mil，也就是50mil，后期自己重新设置一下4.地址线误差是+-50mil5.数据线等长存在误差报错地址线也存在同样的问题，后期自己绕一下蛇形等长6.数据线和地址线之间最
在PCB布局布线时，很多工程师都在发愁去耦电容如何摆放，因为去耦电容直接影响到电路的稳定性和性能，正确摆放去耦电容可有效减少电源噪声，提高系统的抗干扰能力，下面我们来看看应该如何摆放？1、近负载摆放去耦电容应该尽量靠近负载元件，例如芯片、集
确认一下此处输出是否满足载流，后期自己加宽走线2.电容尽量靠近管脚摆放，尽量均匀摆放3.走线可以在优化一下，尽量不要有锐角4.存储器要分组走线，同组同层，需要等长处理，误差100mil5.走线注意拓扑结构，这个应该是采取菊花链的走线方式，后
pcb上存在多处开路2.注意铜皮不要有任意角度和尖角，建议钝角，后期自己调整优化一下3.注意焊盘出线规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.电感所在层的内部需要挖空处理5.电源输出电容摆放要先大后小6.走线能拉直尽量拉直，
设计完后把铜皮都重铺一下这里的过孔没有和铜皮连接上短路了。要掌握好模块复用这个操作可以减少工作量电感垂直摆放LDO没什么问题以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：http
