找到 “摆放” 相关内容 条
  • 全部
  • 默认排序

1.485信号需要走内差分处理,后期自己调整一下布局,然后重新走线2.晶振优先布局,走线路劲要尽量短3.晶振注意电容摆放顺序,先经过电容,在到晶振4.差分出线要耦合,走线尽量不要走小器件中间,容易造成短路5.差分对内等长处理不当,锯齿状等长

90天全能特训班18期 AD - iYUN-达芬奇

差分走线要尽量耦合2.小电容靠近管脚摆放3.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊4.RX和TX需要创建等长组进行等长,误差100mil,中间用根地线进行分隔5.时钟信号需要包地处理6.焊盘需要添加阻焊进行开窗处理,要不后期不能进

90天全能特训班19期 AD - fmc-百兆网口

跨接器件旁边尽量多打地过孔,间距最少1mm,有器件的地方可以不满足2.地网络直接就近打孔,走线不要从小器件中间穿,容易造成短路3.等长存在误差报错4.注意等长线之间需要满足3W间距5.注意一下此处是否满足载流6.器件摆放不要干涉一脚标识7.

90天全能特训班19期 AD - fmc-千兆网口

此处电源走线要注意满足载流2.晶振需要走内差分,并包地处理3.器件摆放不要挡住一脚标识4.注意等长线之间需要满足3W5.注意电源要满足载流6.变压器要所有层挖空处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班

90天全能特训班19期 allegro - Charlie吴-千兆模块

网口差分需要进行对内等长,误差5mil2.差分走线要尽量耦合3.差分走线可以在进行一下优化4.时钟信号需要单独包地处理5.电容尽量靠近管脚摆放6.此处走线尽量与焊盘同宽,拉出来再进行加粗,加粗尽量渐变,不要突然变很大7.中间可以多打过孔进行

90天全能特训班19期 AD - 蔡春涛-百兆网口

此处做兼容设计,器件可以摆放在一起2.注意差分对内等长规范,锯齿状等长不能超过线距的两倍3.差分需要进行对内等长,等长误差为5mil有好几对都没有满足,后期自己调整一下4.后期自己优化一下走线5.Type-C信号只有6对差分信号,此处不用走

90天全能特训班19期 AD - 卢同学-USB

数据线等长存在误差报错2.数据线与地址线之间的分割线上要打地过孔,建议150mil一个3.这几个信号也要加入地址线的类里面进行等长(就是片选,读写,行选,列选)4.注意器件摆放不要干涉5.地网络应该就近打孔,与第二层的地平面相连电源网络也同

90天全能特训班19期 AD - fmc-1SDRAM

1.电源滤波电容尽量靠近管脚摆放均匀放置,尽量一个电源焊盘放一个电容2.器件摆放干涉3.地址线分组错误,缺少部分信号4.信号线布线造成闭合回路。5.顶层低层没有铺铜,导致地焊盘没有连接过孔。6.时钟没有和地址线等长以上评审报告来源于凡亿教育

90天全能特训班19期 张冰+第六次作业+1片SDRAM模块的PCB设计

1、CGND这边也需要就近多打孔2、多处孤岛铜皮和尖岬铜皮3、焊盘应从短边出线,避免从长方向出线。4、变压器除差分信号外,其它信 号都要加粗到20mil以上。5、晶振需要走类差分布线,尽量缩短到芯片走线。6、走线避免锐角7、器件摆放干涉8、

90天全能特训班19期-AD刘+第三次作业+千兆网口模块设计

满足可制造性、可装配性、可维修性要求,方便调试的时候于检测和返修,能够方便的拆卸器件:1)极性器件的方向不要超过2种,最好都进行统一方向等要求,如图1-1所示;图1-1 极性器件方向统一摆放2)弯/公、弯/母压接连接器与压接件同面,压接件周

如何布局出一个符合可制造性的PCB布局