找到 “摆放” 相关内容 条
  • 全部
  • 默认排序

1.电流没有经过电容,过孔应该打在电容后面。2.器件摆放太近,应避免造成丝印干涉3.过孔应打在第一个电容,信号经过第一个电容到第二个电容。4.应按原理图顺序摆放器件,过孔打在第一个器件前方。5.VBAT的滤波电容靠近管脚放置6.滤波电容尽量

20天PCB设计与DFM特训营-梁家裕作业

1SDRAM注意数据线等长存在报错2DDR注意差分出线呀尽量耦合2.差分线对内等长处理不当,锯齿状等长不能超过线距的两倍3.差分要设置对内等长误差5mil4.滤波电容尽量保证一个管脚一个,靠近管脚摆放5.注意电源管脚扇孔走线需要加粗以上评审

90天全能特训班18期allegro-觅一惘-2DDR

1.电源输入应打在电容前方先经过电容在到管脚。2.电源输出要先经过电容在打孔。3..电源输入滤波电容按照先大后小的顺序摆放,在连接到管脚;多处电容没有按照顺序摆放4.地焊盘就近打孔。5.同层连接不要打孔6.电源线加粗,电源输入电容不要合孔7

20天PCB设计与DFM的PCB设计作业--宫厚华作业修改

1.LED发光二级管电源输入需要加粗到10mil以上。2.存在短路报错。3.多处过孔上焊盘,过孔需要避免上焊盘4.过孔应该打在电容前,信号要先经过电容再到芯片。5.电源输入需要遵循先达后小原则摆放,过孔打在第一个焊盘前方。6.输出信号电容需

20天PCB设计与DFM的PCB设计作业--陆同智的PCB作业

USB2.0注意差分对内等长误差5mil2.走线尽量从焊盘中心出线USB3.0两个电阻摆放干涉2.电源输出主干道尽量铺铜处理3.锯齿状等长不能超过线距的两倍4.差分出线尽量耦合5.器件摆放尽量对齐处理以上评审报告来源于凡亿教育90天高速PC

90天全能特训班18期AD-one piece-USB

注意低脂线等长需要满足3W2.数据线之间等长也需要满足3W3.电感所在层的内部需要挖空4.VREF的电源走线需要加粗到15mil以上5.电容摆放尽量保证一个管脚一个,靠近管脚放置6.除了散热过孔,其他的都可以盖油处理以上评审报告来源于凡亿教

90天全能特训班18期AD-李侠鑫-4DDR

差分线处理不当,注意锯齿状等长不能超过线距的两倍2.网口除差分信号外,其他的都需要加粗到20mil3.485信号需要走内差分处理4.器件摆放间距过近,后期焊接会有问题5.注意地址线需要进行等长,误差可以200mil,需要满足3W间距规则6.

90天全能特训班17期PADS-CZS-达芬奇

1.过孔要打在电容前方,先经过电容在到芯片管脚。2.电源输入电容应该遵循先大后小原则摆放,过孔打在第一个电容前方。3.输入电容需要放到输入脚第5脚旁边。4.led输入电源经过电阻后注意加粗5.布线避免焊盘内拐弯、焊盘长边出线,同层连接不要打

20天PCB设计与DFM的PCB设计作业--王烨

1.差分走线要注意耦合2.RX和TX需要创建等长组进行分别等长3.小电容靠近管脚摆放4.注意走线不要有小线头以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item

90天全能特训班18期 allegro -one piece-百兆网口

差分线锯齿状等长不能超过线距的两倍很多差分都存在同样的问题,后期自己修改一下2.注意差分走线要尽量耦合3.一对差分只用进行对内等长,不用两根都进行绕蛇形4.滤波电容尽量靠近管脚摆放,走线加粗,需要优化一下以上评审报告来源于凡亿教育90天高速

90天全能特训班18期 allegro -觅一惘 -4DDR