找到 “报告” 相关内容 条
  • 全部
  • 默认排序

配置电阻电容可以稍微移动下,留出空间给主干道铺铜:注意电感当前层内部挖空处理:反馈信号没有连接:第二路DCDC的电源跟地都没有处理,都是需要处理的 :以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链

Allegro-全能19期-谢程鑫-第一次作业-DCDC模块的PCB设计

配置电阻电容可以稍微紧凑点:铜皮注意尽量不要直角锐角 ,可以优化下:其他的没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.co

Allegro-全能19期-Allegro邹测景-第一次作业-DCDC模块的PCB设计

机壳地与电路地需要间距2MM:跨接器件两边多打点地过孔:走线需要连接到焊盘中心:RX TX信号分组 组跟组用GND走线隔开:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:http

全能19期-AD-Tbabhs-第四次作业-RJ45 千兆网口模块PCB设计

电源信号都没有处理:注意等长线的GAP尽量满足大于等于3W长度:可以减少串扰。注意看下xsignals分组 U16 -U17没有信号:数据跟地址用GND走线隔开:此处电源可以在电源层分割:以上评审报告来源于凡亿教育90天高速PCB特训班作业

全能19期-AD-张冰-第七次作业-2片SDRAM

差分走线要耦合出线2.差分对内等长凸起高度不能超过线距的两倍3.器件摆放干涉,后期自己调整一下放底层4.器件摆放太近5.滤波电容尽量保证一个管脚一个,原理图不够可以自己添加6.过孔不要上焊盘7.差分出线要尽量耦合以上评审报告来源于凡亿教育9

90天全能特训班19期 allegro - Faker-2DDR

注意数据线之间等长需要满足3W2.串组两端的信号也要加入地址信号进行等长3.地址线和数据线之间需要画一根地线进行分开4.电源需要再电源平面层进行处理,打孔进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课

90天全能特训班19期AD -Tbabhs-1SDRAM

优先主干道的器件摆放,其他的配置电阻电容可以靠上放置,中间留出主干道空间:此处的电源跟地的走线完全满足不了载流:自己铺铜处理或者加粗走线。走线不要从器件内部穿过:主干道的铜皮不要太细了,尽量都均匀点:电感内部当前层挖空处理:以上评审报告来源

全能19期-Allegro-茉宣DCDC2

差分线可以在优化一下2.晶振走内差分,且包地处理,并在地线上打过孔3.注意等长线之间需要满足3W4.网口除差分信号外,其他的都需要加粗到20mil5.存在一处开路报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训

90天全能特训班19期 allegro - 邹测景-千兆网口

差分对内等长凸起高度不能超过线距的两倍2.差分出线要尽量耦合3.TX和RX要创建等长组进行等长4.确认一下此处是否满足载流,加粗线宽以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:

90天全能特训班19期 allegro - 邹测景-百兆网口

器件干涉2.地网络就近打孔,缩短回流路劲3.差分对内等长凸起高度不能超过线距的两倍4.差分走要耦合,且满足差分间距要求5.注意走线不要有直角,后期自己优化一下6.VREF的线宽最少要加粗到15mil以上7.差分对内等长误差5mil8.反馈线

90天全能特训班19期AD -董超-2DDR