扫码关注
- 全部
- 默认排序
差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍2.电源输入的滤波电容应该靠近输入管脚（4脚）放置3.反馈从最后一个电容滤波电容取样，走一根10mil的线即可4.时钟包地需要间隔150mil-200mil打上一个地过孔5.线宽突变，确
1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.差分要尽量耦合出线，后期自己调整一下走线路劲4.此处电源出线载流瓶颈，电流计算都是以最窄处铜皮计算的5.线宽突变，确认一下具体线
1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.差分走线要尽量耦合出线，满足差分间距规则3.此处是用菊花链的方式进行等长，建议使用创建焊盘对组进行分段等长（U1-U2,U2-FPC1）4.器件摆放尽量对齐处理5.pcb上存在开路现象6
电源输出的滤波电容要靠近输出管脚放置2.USB的电容放置不到位，应该线经过电容在连接到USB器件，差分出线要耦合出线，走在一起3.器件干涉4.SDRAM的滤波电容尽量保证一个管脚一个5.顶底层器件干涉，顶层器件是插件，你底层也放器件，后期不
USB信号需要创建差分对2.电源输入的滤波电容应该靠近输入管脚（4脚）放置3.优先晶振走线，靠近IC放置，走类差分形式，并包地处理，晶振下面不要走线4.器件摆放尽量对齐处理后期把线连通，等长完后在进行评审
电源模块反馈电路错误，r15接入反馈电源到r14在到5号管脚。2.晶振布局布线错误3.typec差分对内误差控制5mil以内，尽量避免出现不耦合4.TF卡所有信号线要整组 ，做等长处理以时钟线为目标，目标控制在300mil以内。
随着芯片内嵌的晶体管数量越来越多。人工智能相关研究翻倍增长，已成为各国及中大型公司优先布局的重要经济产业之一，作为美国最强金的对手之一，那么现在中国发展的怎么样了？据外媒报道，日经新闻近日发表一项数据研究报告，报告中指出在人工智能研究轮上，
这里底层也要铺铜这两个过孔没有和底层连接没有必要打的这个走线也是没有必要拉出来的，这样形成天线会有干扰以上评审报告来源于凡亿教育AD弟子计划特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taob
CH9344公益评审报告
布线应从焊盘的长方向出线，避免从宽方向和四角出线。2. 布线尽量避免直角锐角布线，导致转角位置阻抗变化和造成信号反射；尽量避免线从其他器件中心穿过。3.建议顶底层整版覆地铜处理，器件就近打孔接地减短回流路径。4.电源稳压芯片输入电路应该先经
