找到 “孔” 相关内容 条
  • 全部
  • 默认排序

这里差分可以这样走这里铜皮要把焊盘和过包住bga后面的电容没有连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm

577 0 0
PCB Layout 2023-12-19 16:33:58
AD-xiaohao-第四次作业-USB2.0作业评审

差分对内等长凸起高度不能超过线距的两倍差分走线不满足差分阻抗间距要求3.光口模块座子下面需要所有层挖空处理4.后期自己在电源层铺铜尽量连接差分出线方式需要再优化一下跨接地旁边可以尽量多打地过以上评审报告来源于凡亿教育90天高速PCB特训班

90天全能特训班21期allegro-LHY-SFP

器件摆放注意不要干涉最多两个电容用一个地过不要打到小焊盘数据线等长组以DQS 为基准线,地址线以时钟线为基准线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://

90天全能特训班20期-史珊-第六次作业ddr3_flyby模块模块pcb设计

除散热焊盘外,其他过不要上焊盘走线尽量不要从焊盘的四角出线,尽量不要在焊盘内拐弯器件尽量中心对齐,相邻器件尽量都朝一个方向摆放会更美观,尽量单点接地按照先大后小原则摆放,大电容放小电容前面反馈信号应避开干扰源,反馈布线和电感保持一定间距以

90天全能特训班21期-第二次作业-刘林-DCDC模块

避免器件中间打器件中间多余铜皮处理一下多处过上焊盘时钟线包地打处理焊盘内不要绕线tx、rx走线分别建立等长组等长,两组走线之间保持4w间距不要混合走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以

90天全能特训班21期-第二次作业-刘林-百兆网口

这对信号也是差分对,要差分布线器件尽量靠近管脚放置,要在电容旁边打器件中心对齐,相邻器件尽量朝一个方向放置差分对内等长错误差分尽量靠近引起不等长端进行绕线差分包地有空间尽量包完整走线尽量不要绕线,差分线两根尽量一样长不同网络走线用同一个过

90天全能特训班21期-往事如烟AD-第四次作业-USB3.0-typeC的pcb设计

注意地址线等长需要满足3W2.数据线之间也需要满足3W规则3.注意不要出现stub线头,后期自己处理一下4.注意过不要上焊盘5.电气网络的几根信号线需要和地址线组一起进行等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解

90天全能特训班21期pads-康斯坦丁-1SDRAM

差分需要按照阻抗线距走,后期埃及调整一下2.差分对内等长凸起高度不能超过线距的两倍网口座子需要靠近板框摆放3.差分出线要尽量耦合,走线需要优化一下4.时钟信号包地需要在地线上打,建议50mil-100mil一个以上评审报告来源于凡亿教育9

90天全能特训班21期AD-ZJC-百兆网口

USB3.0:铺铜不要出现直角以及尖角,需要钝角,都修改下:差分没有耦合走线,重新走线:差分打不符合规范,重新扇下:走线没连接的删除掉:差分都没有注意耦合走线,都要检查修改:都没有耦合不符合规范。差分对内等长误差为5MIL:自己修改以上

AD-全能21期-PMU模块 USB2.0 USB3.0练习

注意大电感左右摆放对齐对称,你这样自己看下有没有设计感:电感底部不能放置器件也不能走线,自己修改:过堆在一起了,注意间距:电感内部要挖空:这一路的DCDC管脚输入输出就有问题,按照原理图上的来进行PCB设计,建议看下视频看完了之后再去PC

AD-全能21期-PMU模块 USB2.0 USB3.0练习