扫码关注
- 全部
- 默认排序
本视频采用我们的Altium designer 19主要讲解关于我们的器件封装的查看，和如何对我们器件的封装的修改包括PCB界面和我们的原理图界面的一个参数的修改。同时包括我们的封装管理器的一个修改。
本视频讲解主要是对于我们原理图如何进行差分对的操作，以及为什么我们的新手进行原理图差分设计的时候会出现问题，我们应该如何去避免此类事情的出现，进行对应的放置要求的指定。
本视频主要讲解关于我们如何修改我们的对应的封装丝印等的属性和字体，同时讲了关于我们原理图为什么修改不成功和PCB为什么能够修改成功，以及我们的操作的注意的事项的一个讲解。
我们在进行原理图设计或者是进行PCB设计，都会遇到这样的问题，需要降低设计文件的版本，视频当中介绍了用logic软件设计的原理图如何去降低原理图的版本，操作步骤很简单。
我们使用logic进行原理图设计，设计完成之后，需要做pcb设计，有的时候pcb设计是给别人做的，所以需要知道整个工程有多少个焊点数，针对于原理图设计，视频当中讲解了原理图如何去查看整个设计文件的焊点数。
什么是总线，是指一组具有相关性的信号线，在原理图中使用较粗的线条走线代表总线。针对于这一组一组的总线网络，主要是为了原理图查看方便，我们一般会加上总线的结构。
BOM清单就是我们所说的物料清单，在我们设计完成原理图之后就可以开始整理物料清单了，去进行准备采购元件。BOM清单最方便的地方就是，它是将我们设计中用到的元件的信息以输出为一个表格的方式去方便我们进行采购。那么，我们在AD软件中又是如何对于BOM清单的输出呢？
我们在制作元件类型时，有些器件没有给分配封装，那在后面绘制原理图时，对于这种没有分配好封装的器件，我们怎么单个去进行封装分配 ，操作步骤很简单，视频当中有详细讲解。
在Logic软件中使用Bus总线的时候，有以下几个注意事项：第一，总线不是强制使用的，不使用总线也是可以的，使用总线构架是使得原理图更加清晰，分析原理图更加透彻，第二，总线命名方式一定要按照如 Busname[00:24]这种方式，然后信号分支网络标号的命名方式与总线保持一致。
我们在进行元件库设计的时候，会碰到各种各样的操作设置，我们都需要以全面的PCB设计实操能力去应对各种问题。比如今天要讲的就是，在AD中怎么显示与影藏原理图库的管脚编号？虽说这个问题一般很多学员跟爱好者都知道怎么进行操作了，但是还有极个别的刚入门的PCB设计者不太熟悉，我们就以AD19进行讲解吧！
