扫码关注
- 全部
- 默认排序
在LAYOUT中制作PCB封装时，在有很多管脚的情况，是怎么放置的。这个小视频操作讲解了在制作封装时有多个管脚的情况下，怎样的快捷放置焊盘方法。
在LAYOUT中制作PCB封装时，在遇到焊盘管脚需要重新命名时，是有小技巧可以快速修改的。这个小视频介绍了封装焊盘管脚重新重名的小技巧。
我们知道作为PCB设计工程师我们在进行PCB设计之前都需要进行PCB封装的创建，但是对于一些新手工程师对于创建的封装的精准数据无法进行判断，并且对一些焊盘的补偿参数不是很明白，导致自己做出的封装只能满足打样或者无法使用的囧状。 针对这种情况其实我们Altium Designer考虑得比大家多多了，早早就内置了一个封装创建向导IPC Compliant Footprint Wizard...封装创建向导。利用此工具创建出来的封装是满足IPC行业标准的，工程师再也不用担心做的封装是否能用或者用得好不好了。 那
在画pcb时，整块板制作完成后，更新DRC时如果有网络没有连接上，那么就会报错，要如何去查找没有连接上的网络，这里的视频有详细的操作讲解。
在logic软件中绘制原理图，添加元器件可能有些器件在制作时并没有添加value值的属性，那我们添加到原理图当中后怎样来添加，怎样来进行器件批量value值的显示与隐藏。
在logic软件当中制作CAE封装，对于管脚少的器件可以手动的输入管脚名称和编号，但对于一些管脚特别多的器件可以利用导入CSV文件的方式，一次性把管脚信息全部导入，节省了我们制作封装的时间。
本系列课程针对有意向学习嵌入式软件开发的童鞋，从零开始、深入浅出，全套教程按照主流培训机构（达内、尚观、华清远见、粤嵌、国信安等）嵌入式、物联网等课程体系设计，内容涵盖：linux系统基础、shell、linux C编程、linux系统编程、网络编程、ARM体系结构及汇编语言、ARM裸机编程、linux系统移植（uboot移植、linux kernel移植、rootfs制作）、linux驱动开发等模块。分多个子课程逐步学习。
在PADS软件当中，制作封装时丝印边框无论是定义在走线层、丝印层、装配层，最后做出的板都是一样的，只要是2D线，就会自动识别为丝印，不必担心影响走线问题。
全站最新内容推荐
- 1加码技术，打破困境，PSPice电路仿真助你解锁职场新高度！
- 2简谈稳压二极管和普通二极管的区别
- 3贴片元件如何拆卸及焊接？
- 4盘点电子工程师必须了解的21个电路
- 5英伟达GB300芯片受阻，存在过热问题
- 6WARELEO李增原创H04课程大纲的安排课程中内容及工具及课程的重点学习办法的讲解
- 7WARELEO李增原创H03根据自己的关注知识点和所需要的知识来选择需要的图书包邮递
- 8WARELEO李增原创H02理工男生李老师的介绍从51单片机驱动到FPGA到仿真设计之路
- 9WARELEO李增原创H01信号电源完整性设计与HFSS射频天线设计仿真验证研修课程主题
- 10WARELEO李增：反射仿真的信号观察办法及时域串扰的仿真设置及观察技巧
