扫码关注
- 全部
- 默认排序
还存在较多短路报错，对应报错区域自己检查下：存在飞线：注意电感内部挖干净一点：注意铜皮不要尖角以及直角，整合下全部都钝角铺铜：走线也不能直角：这种铜皮完全不合格，板上类似铜皮都要重新绘制再去铺铜：走线要么没有从焊盘中心拉线，要么没有完整从焊
差分线都不合格，都存在直角：完全是不允许的，需要删除重新走线。上面那组差分出现，需要跟下面那组一样，下面的差分是完全合格的耦合走线：焊盘不能随意出现，需要从中心往两长边拉线：差分对内等长误差为5MIL：单端线等长改下等长模式，也是不能直角：
差分从过孔拉出也需要耦合走线处理：注意差分等长规范，gap需要大于等于3W的：其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taoba
注意优先布局静电器件 再去布局其他器件，优先级最高：注意差分从焊盘拉出也是需要保持耦合的：不要存在直角以及尖角：CC1 CC2信号需要加粗走线：差分打孔换层需要两侧打上地过孔：差分对内等长GAP需要大于等于3W：差分对内等长误差为5MIL：
建议平面层的分割带宽度至少20MIL:地址信号类的等长还存在个别信号的误差报错：误差报错的信号自己再去等长优化。建议地址跟数据线两个类之间的信号可以走一根GND信号线进行分割开：或者自己预留20MIL的宽度。整个电源平面的信号都是3.3V信
USB2.0：差分走线是需要保持耦合，需要修改，不合格：USB3.0:还有一块铜皮存在板外，自己删除下：此处器件注意整体中心对齐放置：差分信号打孔换层的过孔两侧打上地过孔：此处差分需要优化，要耦合走线 ：注意此处焊盘出线，需要从两侧边拉线出
差分信号尽量包地包完全：此处上述一致原因，可以优化：此处电源信号的铜皮尽量优化宽一点，不然整体的铜皮载流量是从最窄处计算的：差分对内需要做等长处理，误差胃5MIL：此对差分没有做等长处理：其他的没什么问题。以上评审报告来源于凡亿教育90天高
电源网络DP3V3全都是飞线显示，内层存在电源层赋予对应网络即可：电源平面层没有赋予网络，导致存在飞线网络没有连接：焊盘扇孔注意对齐，都没对齐，需要修改：类似这种过孔内存在线头的自己删除：注意走线优化：地址线内还存在误差报错：不需要拉线的地
器件丝印要么重叠，要么就覆盖在焊盘上，都调整下器件丝印：上述一致原因：电池信号走线需要加粗：软件内多处存在此孤铜没有割除：晶振底部净空，不要有走线：上述一致原因： 打孔尽量打对齐：过孔不要打在焊盘上：以上评审报告来源于凡亿教育90天高速PC
注意铜皮形状尽量钝角，不要直角以及尖角，类似情况自检修改下：走线也不能出现直角：电感内部的铜皮挖空处理：过孔按照对应的电流大小计算数量加2 或者4个裕量就行了：差分进过孔也是需要耦合连接的，优化下：注意下等长线之间需要满足3W间距：避免高速
