扫码关注
找到 “低电平” 相关内容 37 条
- 全部
- 默认排序
综合
课程
直播
文章
问答
文库
用户
假时钟是指在数字电路中，时钟信号在越过其逻辑阀值（threshold）时，由于非预期因素导致状态无意识改变的现象。这种改变可能发生在逻辑低电平（VIL）与逻辑高电平（VIH）之间，对电路的稳定性和可靠性构成威胁。1、定义假时钟是指时钟信号在
269 0 0
1520 0 1
1655 0 0
MCU的I/o口，金黄线是低电平正常的。正常控制器使能。可是一旦控制器接入大一点的负载，控制器就是反复的开关。控制的是H桥。https://bbs.21ic.com/icview-3228782-1-1.html 陈老师，能否帮忙看看， 调试时有没有遇到类似的问题。
1169 0 0
