扫码关注
- 全部
- 默认排序
国内嵌入式软件开发一直比较传统，除涉及关键系统外的多数项目，都是在“编程”优先的开发方式驱动下实施的。这背后的原因有很多，除了产品上市压力大、建模和仿真工具价格不菲之外，还有一个重要因素——嵌入式软件开发的思维方式转变需要漫长时间和教育过程才能完成。本篇译文详细阐述了如何改变嵌入式软件开发思维方式，
我们知道HFSS是一款电磁仿真商用软件，用其进行天线的设计十分方便。而该软件也预留了可以运行脚本的接口，使用者可以使用脚本对软件进行控制，实现模型的建立、求解等等。由于后期可能会用到联合仿真，而大多数联合仿真的脚本都是使用的Matlab进行编程，网上也有不少现成的api，因为对python比较熟悉，
一个layout工程师学习信号完整性之路大家常用于信号完整性仿真的软件主要有Cadence Sigrity、ADS、Ansys、CST等，本人比较常用的有PowerSI、PowerDC、SystemSI、HFSS 3D Layout、ADS
一个layout工程师学习信号完整性之路刚开始听说和接触眼图时，是从DDR的仿真眼图开始的，看到别人的仿真结果，很是羡慕。然后自己开始仿真研究，设计PCB单板，提取S参数，使用ADS、SPEED2000、Ansys搭建电路，设置参数，调试仿
一个layout工程师学习信号完整性之路上一篇文章简单说了一下对眼图的理解，关于眼图细分的其实有好多的知识点，但是有些不是常用的，在我们进行信号完整性的仿真时，一般都会有个眼图的mask，我们会用其来判断眼图是否满足结果，从而来优化layo
一个学习信号完整性的layout工程师今天整理下PCB封装的3D 模型添加，此步骤并不是所有的公司使用，因为我们平常给器件添加一个实际的高度，就已经OK了。只不过我们在看整版的3D模型是，每个器件都是方方正正的，不太美观。所以有的人要求完成
一个学习信号完整性的layout工程师在刚开始接触PCB设计时，使用的是Allegro软件。在进行第一个板子设计时就遇到了这个布局的问题。导入网表之后，发现有好多的模块是相同的。因为刚开始不知道Allegro有模块复用的功能，所以就一点一点
一个学习信号完整性的layout工程师Cadence Allegro是一款功能比较强大的软件，相比较其他的PCB设计软件来说，界面交互比较友好。其中的快捷键设置就是比较强大，我见过朋友完全使用快捷键进行画图的。但是个人感觉对于新手，还是新熟
一个学习信号完整性仿真的layout工程师上一篇和大家分享到铜箔的类型，压延铜和电解铜。本人讲述的仅仅是在PCB设计的领域。其实铜箔是在我们的生活方方面面都用到的。还有一个问题就是PCB的生产正负片的问题，这和铜箔的类型应该是两个概念的。今
一个学习信号完整性仿真的layout工程师作为layout工程师，首先的输入条件就是原理图，也就是常说的(原理图导出网表文件)网表文件，有硬件工程师会直接把网表发给我们，有的直接给我们dsn文件，要求我们自己导出导入网表，下面简单介绍导出导
