- 全部
- 默认排序
用Design Entry CIS生成逻辑网表的时候没有报错,能够成功的生成pxlBA.txt,netlist.log,pstchip.dat,pstxnet.dat,pstxprt.dat五个文件,这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用pcb Design GX
allegro,pcb中误操作删除元件边框丝印了,尝试更新元件不成功,丝印就是不出来,按照版主视频中教的步骤也不成功。不知什么原因?用的是16.6版本。
在pcb Editor中已经创建了flash symbol,而且在路径下也能找到刚刚创建的flash symbol,但是用Pad Designer创建时在该路径下找不到刚刚创建的flash symbol,路径已经改了,但是还是找不到
1.allegro16.6已经打了102号补丁,已经将AD工程里的原理图转化为ASCII格式,并且编译过有PrjpcbStructure后缀文件,使用file-importAltiumschematicc,报脚本出错,如图所示。2.设置好路径之后,点击转换报错无法找到路径,如图所示。3.在文件夹下能
请教一下 在allegropcb editor里点击place manual后并没有显示placement窗口,也在view下面reset过,也不是最小化的问题,该怎么办?