- 全部
- 默认排序
DRC问题
报错内容如下:Polygon named: Bottom Layer-No Net In Net GND On 01Top Layer但是AD9却不会报此类错误,请教各位大佬这是怎么回事。
在高速设计中,基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说,我们在等长的时候经常会提到X-Net,利用X-Net功能我们能够很快的计算多点拓扑结构等长长度,并且还能够计算数据组等长误差,很是方便,但是我发现在给很多学员教学的过程中,很多人不清楚这个功能的使用,那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。