- 全部
- 默认排序
当对allegro软件PCB层叠结构进行设置的时候,某一层可以设置为pLANe或者conduct,平面层和走线层。但是我发现无论是设置成pLANe还是conduct,这一层都可以走线,手动铺铜皮,edit-split creat这样去灌铜进行铜皮分割。既然这样,那么设置层的时候,pLANe和cond
DRC的时候出现了Copper isLANd connected to pads/vias detected的提示该怎么修稿
当对allegro软件PCB层叠结构进行设置的时候,某一层可以设置为pLANe或者conduct,平面层和走线层。但是我发现无论是设置成pLANe还是conduct,这一层都可以走线,手动铺铜皮,edit-split creat这样去灌铜进行铜皮分割。既然这样,那么设置层的时候,pLANe和cond
DRC的时候出现了Copper isLANd connected to pads/vias detected的提示该怎么修稿