扫码关注
- 全部
- 默认排序
随着人工智能时代的到来，嵌入式、人工智能（AI）、物联网（IoT）、5G等新技术不断融合创新，推动新一代智能设备的井喷式发展。我们谈人工智能，已不能简单将其理解为python软件编程，那么嵌入式到底需要掌握哪些知识呢？1、掌握操作系统原理，编译原理，数据结构，数据库等相关知识2、掌握Linux操作系统使用，包括命令，SheLL，系统配置
我们在使用ALLegro软件的时候，除了在上面一栏有很几排的工具栏菜单以外，上面是显示常用的一些命令还有工具，还有一些窗口显示，比如Find面板窗口、VisibLity面板窗口、Options面板窗口等，如图5-38所示。
在进行PCB布线之前，都需要先做扇出工作，方便内层布线。对于电阻电容后者是小的IC类器件，可以直接进行手动扇出，但是对BGA类的器件，管脚数目太多，如图5-122所示，这样手工去扇出的话，工作量太大，而却BGA区间必须要扇孔在焊盘的中心位置，所以手动扇出是不现实的，这里我们讲解下，如何对BGA器件进行自动扇出，提高设计的效率，具体操作如下所示：
在前面的问答中，提到了如何使用RepLay命令去指定快捷键，使用RepLay命令去指定快捷键的时候，需要录制script文件。script文件的作用就是：记录命令和鼠标操作达到过程，可以供重复的使用。这里我们给大家一一描述一下在ALLegro软件中如何去录制以及调用script文件，具体操作如下。
一、单片机电路设计上拉电阻的选择大家可以看到电路设计中复位电路中电阻R1=10k时RST是高电平 ，而当R1=50时RST为低电平，很明显R1=10k时是错误的，单片机一直处在复位状态时根本无法工作。出现这样的原因是由于RST引脚内含三极管，即便在截止状态时也会有少量截止电流，当R取的非常大时，微弱的截止电流通过就产生了高电平。二、LED串联电阻的计算问题
我们在用aLLegro进行PCB设计完成以后，都需要对一组传输的总线进行时序等长，在做时序等长的时候，分为绝对传输延迟与相对传输延迟。绝对传输延迟，顾名思义，信号传输在PCB设计中都是有一个走线的长度，我们通过设置这个信号线传输的最大值与最小值，来实现等长的方法，就称之为绝对传输延迟。
在进行原理图设计时，经常需要对视图进行缩小放大等操作。PADS Logic的【设置】菜单提供了可以用于视图操作的基本命令，可以使用这些命令来进行缩放等操作，也可以使用鼠标进行相应的操作。
组合逻辑电路设计，在任何特定时间只能在输入的时间取决于输出，电路的原始状态无关。“也就是说，组合逻辑电路输出电路的历史地位并不重要，电路不包括存储单元。组合逻辑表达方法有三种：真值表，逻辑表达式和电路原理图。在veriLogHDL描述组合逻辑电路中，与真值表对应的是用户自定义原语；而与电路原理图相对应的是门级建模，有个绰号又叫结构化描述；与逻辑表达式相对应的则称为行为描述。
