- 全部
- 默认排序
不还是会要出现从总线上分线头出来的问题所以个人认为在非必要情况下,只要不小于90°,都是可接受的DDR3/4里面,多片FLASH,这种情况很常见
DDR3等长
一块DDR3的数据线,数据线的长度差在50mil内,是指所有的数据线都在同一个50mil误差内,还是LD和UD各自在50mil误差内?比如LD在1000mil~1050mil,UD在2000~2050mil内,这种布线可行吗?
传输速度越快,误差要求越小?DDR2的数据线等长误差范围为±25mil,那DDR3的数据线等长误差范围是多少呢?