- 全部
- 默认排序
我们将元器件从封装库中导入到PCB中之后,第一件事就要进行板框的自定义了,意思就是自己定义一个适合的板框。那么如果板框设计完成之后,涉及到板框是否需要内缩的时候,我们板框又是如何去进行内缩的?今天我们以上两个问题进行讲解。
我们在进行PCB设计的时候,最后我们需要去进行DRC的检查,检查完成之后会出现各种总各样的报错,当然其中常见的间距报错,规则报错我们都知道怎么更改,也能看懂大概的意思。可以有时候碰到一些比较少见的报错,就会不知道这个报错的原因是什么 了。比如今天要讲解的DRC报错中的“IsolateD copper:Split pllane....”的报错,为了方便大家了解这项报错,我们找到了素材图片如下:
我们在进行PCB设计的时候,第一步就是进行元件库的创建,那么在进行元件设计的时候很多时候会碰到多管教的元件,如果我们一个一个去放置的话,就会非常的繁琐,浪费很多的时间。所以,我们今天就来讲解一下在AD中做元件库的的时候怎么快速放置很多管脚,而不是需要我们一个一个去点击放置。
在我们进行PCB设计的第一步就是进行元件库的创建,那么就会在元件库创建的时候碰负信号的存在。在元件库中负信号管脚名称的放置就会有很多学员不知道如何去进行设置了,我们今天要讲的内容就是AD管脚名称怎么进行负信号的放置。我们首先来看一下负信号大概是怎么标识的,看一下如下的截图:
之前我们都是因为要导入异形的板框导入到PCB设计中,从而用到了DXF结构文件,由此我们知道了DXF的导入,那么DXF的导出又是如何操作的呢?我们就以AD20为例,进行DXF结构的导出。
PCB设计时,有时候需要在不增加PCB走线宽度的情况下提高该走线通过大电流的能力(载流能力),通常的方法是给该导线镀锡(或者上锡);下面以在PCB顶层走线镀锡为例,使用AD20软件,简单介绍如何走线上锡处理。
本次课程主要介绍orcaD怎么设置页面的大小以及字体的大小怎么设置,在日常设计中会遇到原理图要求打上自己公司的LOG的时候会用的到,学会这个操作遇到这种情况就事半功倍了。