- 全部
- 默认排序
[CQ:face,iD=101] [CQ:face,iD=64]https://url.cn/5Ou7Flg?SXDJJINRKLQLHKIZ[CQ:face,iD=12]
我有几个问题,想请教下。
我有几个问题,想请教下。fpga的,普通io是什么电平标准呢ecl.还是cml,lvDs,那种标准。因为,实际高速设计时需要通过电平标准,来设计匹配电路但我没在手册上,看到过相关描述
[CQ:face,iD=101] [CQ:face,iD=64]https://url.cn/5Ou7Flg?SXDJJINRKLQLHKIZ[CQ:face,iD=12]
我有几个问题,想请教下。fpga的,普通io是什么电平标准呢ecl.还是cml,lvDs,那种标准。因为,实际高速设计时需要通过电平标准,来设计匹配电路但我没在手册上,看到过相关描述